맞춤기술찾기

이전대상기술

모스페트 중첩 소자 제조 방법

  • 기술번호 : KST2015075681
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.
Int. CL H01L 27/06 (2006.01)
CPC H01L 21/8238(2013.01) H01L 21/8238(2013.01)
출원번호/일자 1019960058192 (1996.11.27)
출원인 한국전자통신연구원
등록번호/일자 10-0233831-0000 (1999.09.14)
공개번호/일자 10-1998-0039198 (1998.08.17) 문서열기
공고번호/일자 (19991201) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1996.11.27)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이대우 대한민국 대전광역시 유성구
2 노태문 대한민국 대전광역시 유성구
3 백규하 대한민국 대전광역시 유성구
4 구진근 대한민국 대전광역시 유성구
5 남기수 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)
2 최승민 대한민국 서울특별시 중구 통일로 **, 에이스타워 *층 (순화동)(법무법인 세종)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent
1996.11.27 수리 (Accepted) 1-1-1996-0195784-23
2 특허출원서
Patent Application
1996.11.27 수리 (Accepted) 1-1-1996-0195783-88
3 출원심사청구서
Request for Examination
1996.11.27 수리 (Accepted) 1-1-1996-0195785-79
4 출원인정보변경 (경정)신고서
Notification of change of applicant's information
1997.03.12 수리 (Accepted) 1-1-1996-0195786-14
5 의견제출통지서
Notification of reason for refusal
1999.02.19 발송처리완료 (Completion of Transmission) 9-5-1999-0047750-50
6 의견서
Written Opinion
1999.04.16 수리 (Accepted) 1-1-1999-5151552-71
7 명세서등보정서
Amendment to Description, etc.
1999.04.16 보정승인 (Acceptance of amendment) 1-1-1999-5151553-16
8 등록사정서
Decision to grant
1999.06.21 발송처리완료 (Completion of Transmission) 9-5-1999-0189933-05
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
11 [대리인사임]대리인(대표자)에 관한 신고서
[Resignation of Agent] Report on Agent (Representative)
2008.11.06 수리 (Accepted) 1-1-2008-5055003-22
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

활성 영역이 정의된 실리콘 기판 상부에 제1절연막을 형성하는 단계와, 상기 제1절연막상에 불순물 이온을 주입하여 상기 실리콘 기판에 LDD 확산 영역을 형성하는 단계와, 상기 절연막 상부에 감광막을 도포한 후 트렌치 마스크를 사용하여 사진 전사 및 식각 공정으로 상기 제1절연막 및 실리콘 기판을 소정 깊이로 식각하여 게이트 채널 영역을 형성하는 단계와, 상기 게이트 채널 영역에 불순물 이온을 주입하는 단계와, 상기 감광막을 제거한 후 게이트 절연막을 성장시키는 단계와, 전체 구조 상부에 게이트 전극막을 증착한 후 게이트 마스크를 사용하여 게이트 패턴을 형성하는 단계와, 전체 구조 상부에 불순물 이온 주입 및 열처리 공정을 수행하여 소오스/드레인 영역을 형성하는 단계와, 전체 구조 상부에 제2절연막을 증착한 후 선택된 영역에 콘택 영역을 형성하는 단계와, 상기 콘택 영역을 식각하고 금속 배선을 형성한 후 열처리(alloy) 공정을 수행하는 단계로 이루어진 것을 특징으로 하는 모스페트(MOSFET) 중첩 소자 제조 방법

2 2

제1항에 있어서, 상기 게이트 채널 영역은 실리콘 기판에 형성된 LDD 확산 영역보다 깊게 형성되는 것을 특징으로 하는 모스페트(MOSFET) 중첩 소자 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.