| 1 |
1
반도체 소자의 다층 금속배선 구조에 있어서, 반도체 소자상의 층간절연막 위에 배리어 매탈을 개재하여 소정형상의 비아기둥과 금속배선이 일체로 형성되고, 그 비아기둥 및 금속배선 일체형들간에 서로 절연되게 각 비아기둥 및 금속배선 일체형 둘레에 산화막이 형성됨과 아울러 그들 사이의 갭이 SOG와 산화막에 의해 채워져 상단면이 평탄화되고, 상기 비아기둥의 상단면이 노출되게 1단의 금속배선층이 형성되며, 그 1단의 금속배선층이 연속해서 여러 단 형성되고, 최상단이 금속 접합이 이루어지도록 구성된 것을 특징으로 하는 반도체 소자의 다층 금속배선 구조
|
| 2 |
2
제1항에 있어서, 상기 배리어매탈은, 내열성 메탈이나 그의 규소화합물 계열의 물질인 것을 특징으로 하는 반도체 소자의 다층 금속배선 구조
|
| 3 |
3
제1항에 있어서, 상기 비아기둥과 금속배선은 전기 전도도가 좋은 Al, Ag, Au, Cu 중 어느 하나 또는 이들의 합금인 것을 특징으로 하는 반도체 소자의 다층 금속배선 구조
|
| 4 |
4
반도체 소자의 다층 금속배선 제조방법에 있어서, 반도체 소자 상의 층간절연막 위에 배리어매탈, 금속배선과 비아기둥을 위한 소정두께의 금속도전층 및 반사감소막을 연속적으로 증착하는 제1단계와, 그 위에 감광제를 도포한 후 금속배선 및 비아기둥의 형상으로 패턴을 형상시키는 제2단계와, 비등방성 식각을 통해 감광제 형상대로 비아기둥과 금속배선을 일체형으로 형성하는 제3단계와, PECVD 산화막과 SOG 박막을 이용하여 금속배선간 절연 및 갭-채움을 수행함과 아울러 상기한 비아기둥의 상단면을 노출시키고 전체적인 상단면을 평탄화시키는 제4단계와, 상기한 제1단계에서 제4단계까지를 반복수행하여 다층 금속배선을 형성하고, 최상단에 금속접합을 실시하여 최종 다층배선을 완성하는 제5단계를 수행하도록 이루어진 것을 특징으로 하는 반도체 소자의 다층 금속배선 제조방법
|
| 5 |
5
제4항에 있어서, 베리어 메탈과, 금속도전층 및 반사감소막을 스퍼터 방식으로 연속 중착하되, 상기 금속전도층은 비아기둥과 금속배선을 하나의 금속층으로 형성할 수 있게 Al, Ag, Au, Cu 중 어느 하나 또는 이들의 합금으로 증착하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 제조방법
|
| 6 |
6
제4항에 있어서, 상기 제1단계는 상기 제2단계는, 상기 제4단계에서 비아기둥의 상단을 노출시키기 위한 공정수행시 끝단(end-point)를 감지하기 위한 정지층을 추가로 포함시켜 증착하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 제조방법
|
| 7 |
7
제4항에 있어서, 상기 제3단계는, 상기 제2단계에서 1차금속 배선과 비아 기둥의 형상을 다중 감광제를 이용한 이중노광방식으로 패턴을 형성한 후, 금속막 식각시의 감광제와 금속막의 낮은 선택비를 이용한 건식식각으로 식각하여 1차 금속배선과 비아기둥을 동시에 형성하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 제조방법
|
| 8 |
8
제4항에 있어서, 상기 제4단계는, 비아 기둥과 금속배선의 둘레에 PECVD 산화막 증착, SOG 박막에 의한 갭채움, 연속적인 PECVD 산화막과 SOG 희생층을 도포 및 배킹공정으로 평탄화를 수행함과 아울러 CMP 또는 애치백 공정에 의해 상기 비아기둥의 상단을 노출시키고 평탄화를 완성시키는 것을 특징으로 하는 반도체 소자의 다층 금속배선 제조방법
|
