맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법

  • 기술번호 : KST2015075934
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 무선주파수 집적회로(Radio Frequency Integrated Circuits) 설계에서 임피던스 정합을 위해 사용되는 인덕터 및 그 제조 방법에 관한 것으로서, 본 발명에 따라 제공되는 집적형 인덕터 소자에 있어서는, 인덕터 배선 주위에 전극을 추가 배치하고, 기판과 전극 사이에 역전압을 인가하므로써, 기판 내부에 공핍층을 형성한다. 따라서 기판 변환이 이루어져 인덕터 금속선과 기판사이의 기생 커패시턴스를 감소시킴으로써 향상된 성능을 가진 인덕터를 제조할 수 있다. 본 발명은 또한 금속배선 및 패드를 가진 다른 반도체 소자에도 적용될 수 있다. 인덕터, 기생 커패시턴스, 기판 변환 기술
Int. CL H01F 17/00 (2006.01)
CPC
출원번호/일자 1019960062617 (1996.12.06)
출원인 한국전자통신연구원
등록번호/일자 10-0243658-0000 (1999.11.17)
공개번호/일자 10-1998-0044524 (1998.09.05) 문서열기
공고번호/일자 (20000201) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1996.12.06)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 유현규 대한민국 대전광역시 유성구
2 박 민 대한민국 대전광역시 유성구
3 김천수 대한민국 대전광역시 유성구
4 남기수 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 인텔렉추얼디스커버리 주식회사 서울특별시 강남구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent		 1996.12.06 수리 (Accepted) 1-1-1996-0209228-33
2 출원심사청구서
Request for Examination		 1996.12.06 수리 (Accepted) 1-1-1996-0209229-89
3 특허출원서
Patent Application		 1996.12.06 수리 (Accepted) 1-1-1996-0209227-98
4 출원인정보변경 (경정)신고서
Notification of change of applicant's information		 1997.04.09 수리 (Accepted) 1-1-1996-0209230-25
5 의견제출통지서
Notification of reason for refusal		 1999.05.17 발송처리완료 (Completion of Transmission) 9-5-1999-0152078-16
6 지정기간연장신청서
Request for Extension of Designated Period		 1999.07.19 수리 (Accepted) 1-1-1999-5261387-35
7 명세서등보정서
Amendment to Description, etc.		 1999.08.16 보정승인 (Acceptance of amendment) 1-1-1999-5293434-88
8 의견서
Written Opinion		 1999.08.16 수리 (Accepted) 1-1-1999-5293433-32
9 등록사정서
Decision to grant		 1999.09.22 발송처리완료 (Completion of Transmission) 9-5-1999-0290002-61
10 FD제출서
FD Submission		 1999.11.17 수리 (Accepted) 2-1-1999-5194135-76
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

반도체기판 상부에 집적회로 형태로 형성되는 인덕터 소자에 있어서,

반도체기판 상의 절연막 상에 코일 형태로 형성된 제1 배선;

상기 제1 배선에 소정의 전압을 인가하기 위한 제2 배선;

상기 제1 배선과 제2 배선을 연결하기 위한 제1 연결수단;

상기 반도체기판 표면 하부에 트렌치 형태로 형성되되, 평면에서 보았을 때, 상기 제1 배선 주위를 따라 형성된 전극;

상기 전극에 소정의 전압을 인가하기 위한 제3 배선;

상기 전극과 상기 제3 배선을 연결하기 위한 제2 연결수단;

상기 반도체기판에 소정의 전압을 인가하기 위한 제4 배선; 및

상기 반도체기판과 상기 제4 배선을 연결하기 위한 제3 연결수단을 포함하고,

상기 반도체기판과 상기 전극 사이에 역 바이어스 전압이 인가되는 것을 특징으로 하는 인덕터 소자

2 2

제 1항에 있어서,

상기 전극은 상기 반도체기판과 반대의 전도형으로 도핑된 다결정 실리콘을 포함하는 것을 특징으로 하는 인덕터 소자

3 3

제 1항에 있어서,

상기 전극은 상기 반도체기판에 주입된 불순물 확산층을 포함하는 것을 특징으로 하는 인덕터 소자

4 4

제 2항 또는 제 3항에 있어서,

상기 전극은 N형이고, 상기 반도체기판은 P형인 것을 특징으로 하는 인덕터 소자

5 5

제 4항에 있어서,

상기 반도체기판은 접지되고, 상기 전극에는 양전압이 인가되는 것을 특징으로 하는 인덕터 소자

6 6

반도체 기판상의 절연막 상에 형성된 적어도 하나의 전기적 배선과 적어도 하나의 패드를 포함하는 반도체 소자에 있어서,

평면에서 보았을 때, 상기 금속배선과 패드 주위를 따라, 상기 반도체 기판 표면 하부에 트렌치 형태로 형성된 전극을 포함하고,

상기 반도체 기판과 상기 전극 사이에 역 바이어스 전압이 인가되는 것을 특징으로 하는 반도체 소자

7 7

제 6항에 있어서,

상기 전극은 상기 반도체 기판과 반대의 전도형으로 도핑된 다결정 실리콘을 포함하는 것을 특징으로 하는 반도체 소자

8 8

제 6항에 있어서,

상기 전극은 상기 반도체 기판에 주입된 불순물 확산층을 포함하는 것을 특징으로 하는 반도체 소자

9 9

제 7항 또는 제 8항에 있어서,

상기 전극의 전도형은 N형이고, 상기 반도체 기판의 전도형은 P형인 것을 특징으로 하는 반도체 소자

10 10

제 9항에 있어서,

상기 반도체 기판은 접지되고, 상기 전극에는 양전압이 인가되는 것을 특징으로 하는 반도체 소자

11 11

반도체 기판상에 인덕터 소자를 제조하는 방법에 있어서,

반도체 기판상에 소정의 트렌치를 형성하는 단계;

전체 구조 상부에 상기 기판과 반대의 전도형으로 도핑된 다결정 실리콘을 증착하는 단계;

상기 내부에는 상기 다결정 실리콘이 잔류하고, 상기 반도체 기판은 노출되도록 상기 다결정 실리콘을 제거하여, 트렌치 내부에 전극을 형성하는 단계;

전체 구조 상부에 제1 층간 절연막을 형성하는 단계;

상기 전극과 상기 기판에 각각 소정의 접촉부를 형성하는 단계;

상기 전극과 상기 기판에 소정의 전압을 인가하기 위한 제1 및 제2 배선을 형성하는 단계;

전체 구조 상부에 제2 층간 절연막을 형성하는 단계; 및

평면에서 보았을 때, 상기 전극과 중복되지 않도록 인덕터 금속배선을 형성하는 단계를 포함해서 이루어진 인덕터 소자 제조 방법

12 12

제 11항에 있어서,

상기 다결정 실리콘의 제거는 전면성 건식 식각 또는 화학-기계적 연마 공정에 의해 수행되는 것을 특징으로 하는 인덕터 소자 제조 방법

13 13

반도체 기판상에 인덕터 소자를 제조하는 방법에 있어서,

반도체 기판상에 소정의 마스크 패턴을 형성하는 단계;

상기 마스크 패턴을 식각 마스크로 하여, 상기 기판에 소정의 트렌치를 형성하는 단계;

상기 트렌치 내부에 상기 기판과 반대 전도형의 불순물을 주입하는 단계;

상기 마스크 패턴을 제거하는 단계;

전체 구조 상부에 다결정 실리콘을 증착하는 단계;

상기 내부에는 상기 다결정 실리콘이 잔류하고, 상기 반도체 기판은 노출되도록 상기 다결정 실리콘을 제거하여, 트렌치 내부에 전극을 형성하는 단계;

전체 구조 상부에 제1 층간 절연막을 형성하는 단계;

상기 전극과 상기 기판에 각각 소정의 접촉부를 형성하는 단계;

상기 전극과 상기 기판에 각각 소정의 전압을 인가하기 위한 제1 및 제2 배선을 형성하는 단계;

전체 구조 상부에 제2 층간 절연막을 형성하는 단계; 및

평면에서 보았을 때, 상기 전극과 중복되지 않도록 인덕터 금속배선을 형성하는 단계를 포함해서 이루어진 인덕터 소자 제조 방법

14 14

제 13항에 있어서,

상기 다결정 실리콘의 제거는 전면성 건식 식각 또는 화학-기계적 연마 공정에 의해 수행되는 것을 특징으로 하는 인덕터 소자 제조 방법

지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US05952704 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US5770509 US 미국 DOCDBFAMILY
2 US5952704 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.