1 |
1
서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이에 있어서, 화소 어레이를 구동하기 위한 스캔 구동회로 및 데이터 구동회로; 자신의 게이트가 어레이 전체적으로 공통 접속되는 다수의 전계 방출 소자와, 상기 전계 방출 소자의 에미터 전극에 일측 단자가 접속되고 상기 스캔 구동회로에 게이트가 접속되며 상기 데이터 구동회로에 타측 단자가 접속된 박막트랜지스터로 구성된 화소가 행열 형태로 배열된 화소 어레이를 포함하고, 상기 스캔구동회로, 상기 데이터구동회로, 및 상기 화소 어레이를 동일한 상기 하판 상에 집적화하여 구성한 것을 특징으로 하는 전계 방출 디스플레이
|
2 |
2
제1항에 있어서, 상기 기판은 산화막, 질화막, 석영 또는 유리중 어느 하나를 포함하는 것을 특징으로 하는 전계 방출 디스플레이
|
3 |
3
제1항에 있어서,상기 스캔 구동회로(30)와 데이터 구동회로(40)는 상보형 박막트랜지스터로 구성하는 것을 특징으로 하는 전계 방출 디스플레이
|
4 |
4
제1항 또는 제3항에 있어서, 상기 박막트랜지스터의 채널과 상기 상보형 다결정실리콘 박막트랜지스터의 채널을 동일한 박막층으로 구성한 것을 특징으로 하는 전계 방출 디스플레이
|
5 |
5
제1항에 있어서, 상기 박막트랜지스터는 비정질실리콘 또는 다결정실리콘 박막으로 채널 및 소스/드레인을 형성하는 것을 특징으로 하는 전계 방출 디스플레이
|
6 |
6
제1항에 있어서, 상기 전계방출소자는 원기둥 모양의 저항체와, 상기 저항체 상에 원추형상으로 형성한 에미터 팁과, 상기 에미터 팁 주위에 형성되어 상기 에미터 팁에 전기장을 인가하기 위한 게이트를 포함하여 구성된 것을 특징으로 하는 전계 방출 디스플레이
|
7 |
7
제6항에 있어서, 상기 저항체는 도핑되지 않은 실리콘으로 형성되는 것을 특징으로 하는 전계 방출 디스플레이
|
8 |
8
제6항에 있어서, 상기 에미터 팁의 전체 또는 일부가 도핑된 실리콘으로 형성되는 것을 특징으로 하는 전계 방출 디스플레이
|