| 1 |
1
절연기판; 상기 절연기판 상에 수평으로 형성된 제1캐소드 전극; 상기 제1캐소드 전극의 상부 일부에 소정의 높이를 갖고 형성되어 상기 제1캐소드 전극과 전기적으로 연결되어 형성된 제2캐소드 전극; 상기 제1캐소드 전극 상부에 형성된 게이트 절연막; 상기 게이트 절연막 상부에 형성되어 상기 제2캐소드 전극과 전기적으로 접촉하지 않으면서 제2캐소드 전극을 향해 확장되어 있는 게이트 전극; 및 상기 절연기판 상에 수평으로 형성된 제1캐소드 전극의 연장선상에 형성되어 상기 제1캐소드 전극과 전기적으로 연결되는 소스영역을 구비한 박막 트랜지스터를 포함하여 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자
|
| 2 |
2
제1항에 있어서, 상기 절연기판이 산화막, 질화막, 석영, 또는 유리로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자
|
| 3 |
3
제1항에 있어서, 상기 제2캐소드 전극은 기둥을 가진 원추형의 다결정 실리콘막으로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자
|
| 4 |
4
제1항에 있어서, 상기 박막 트랜지스터는 다결정 실리콘막으로 이루어진 소스, 채널 및 드레인을 가지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자
|
| 5 |
5
절연기판 위에 도핑되지 않은 제1비정질 실리콘막을 형성하는 단계와; 상기 도핑되지 않은 제1비정질 실리콘막 상부의 선택된 영역에 제1마스크 층을 형성하여 상기 제1비정질 실리콘막에 불순물을 주입하는 단계와; 상기 제1비정질 실리콘막을 다결정 실리콘막으로 변환하는 동시에 상기 주입된 불순물을 활성화 한 후, 제2비정질 실리콘막을 기판 전면에 형성하고, 그 후 상기 상기 제2비정질 실리콘막 상부의 선택된 영역에 제2마스크 층을 형성하는 단계와; 상기 제2마스크 층을 이용하여 상기 제2비정질 실리콘막을 식각하여 기둥이 있는 원추형의 실리콘 캐소드 전극 몸체를 형성하는 단계와; 상기 제1마스크 층을 제거한 후, 제1절연막을 전체구조 상부에 형성하고, 그 후 상기 제1절연막의 선택된 영역에 선택된 크기의 도핑되지 않은 실리콘막으로 이루어진 박막 트랜지스터의 게이트 몸체를 형성하는 단계와; 상기 실리콘 캐소드 전극 몸체 및 상기 박막 트랜지스터의 게이트 몸체, 상기 다결정 실리콘막의 선택된 영역에 불순물을 주입하여 전계 방출 소자의 캐소드 전극 및 박막 트랜지스터의 채널, 소스, 드레인을 형성하는 단계와; 상기 전체 구조 상부에 제2절연막을 형성한 후 상기 박막 트랜지스터의 드레인 및 게이트 상의 제1 및 제2절연막을 제거하여 상기 게이트 및 드레인의 일부를 노출시키는 단계와; 상기 전체 구조 상부에 전도막 및 평탄화 층을 순차적으로 형성하는 단계와; 상기 전도막 및 평탄화 층에 대해 에치백 공정을 수행하여 캐소드 전극 부분의 전도막을 제거한 후, 상기 제1 및 제2산화막의 선택된 영역을 제거하여 상기 원추형 캐소드 전극을 노출시키는 단계; 및 상기 전도막을 패터닝하여 전계 방출 소자의 게이트 및 박막 트랜지스터의 드레인 전극과 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 6 |
6
제5항에 있어서, 상기 절연기판이 산화막, 질화막, 석영, 또는 유리로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 7 |
7
제5항에 있어서, 상기 비정질 실리콘막을 다결정 실리콘막으로의 변환 및 불순물 활성화가 전기로 열처리 또는 레이저 어닐링으로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 8 |
8
제5항에 있어서, 상기 기둥이 있는 원추형의 캐소드 전극 몸체는 상기 비정질 실리콘막을 등방성 건식 식각, 비등방성 건식 식각, 등방성 습식 식각을 순차적으로 수행하여 형성하는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 9 |
9
제5항에 있어서, 상기 실리콘 캐소드 전극 몸체 및 상기 박막 트랜지스터의 게이트 몸체, 상기 소스 및 드레인의 불순물은 이온주입 또는 이온샤우어로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 10 |
10
제5항에 있어서, 상기 캐소드 전극 부분의 전도막의 제거는 에치백 공정으로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 11 |
11
제8항에 있어서, 상기 등방성 습식 식각은 불산(HF), 초산(CH3COOH), 질산(HNO3)의 혼합용액으로 수행되는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 12 |
12
절연기판 위에 도핑되지 않은 제1비정질 실리콘막을 형성하는 단계와; 상기 제1비정질 실리콘막 일부에 불순물을 주입하고 상기 제1비정질 실리콘막을 열처리하여 제1다결정 실리콘막으로 변화시키는 단계와; 상기 제1비정질 실리콘막 상부의 일부에 기둥이 있는 원추형의 실리콘 캐소드 전극 몸체를 형성하는 단계와; 전체구조 상부에 제1절연막을 형성하고 상기 제1절연막 상에 소정크기의 박막 트랜지스터의 게이트 전극을 형성하는 단계와; 상기 실리콘 캐소드 전극 몸체, 상기 제1다결정 실리콘막의 일부에 불순물을 주입하여 박막 트랜지스터의 소스 및 드레인을 형성하는 단계와; 전체구조 상부에 제2절연막을 형성하고 상기 박막트랜지스터의 게이트 전극 및 드레인을 노출시키는 단계와; 상기 전체 구조 상부에 전도막 및 평탄화 층을 순차적으로 형성하는 단계와; 상기 전도막 및 평탄화 층에 대해 에치백 공정을 수행하여 캐소드 전극 부분의 전도막질을 제거한 후, 상기 제 및 제2산화막의 선택된 영역을 제거하여 캐소드 전극을 노출시키는 단계; 및 상기 전도막을 패터닝하여 전계 방출 소자의 게이트 및 박막 트랜지스터의 드레인 전극과 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 13 |
13
재12항에 있어서, 상기 절연기판이 산화막, 질화막, 석영, 또는 유리로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 14 |
14
제12항에 있어서, 상기 제1비정질 실리콘막을 다결정 실리콘막으로의 변환은 전기로 열처리 또는 레이저 어닐링으로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 15 |
15
제12항에 있어서, 상기 제1비정질 실리콘막 상부의 일부에 기둥이 있는 원추형의 실리콘 캐소드 전극 몸체를 형성하는 단계는, 상기 제1다결정 실리콘막형성후 전체 구조 상부에 제2비정질 실리콘막을 형성하고, 상기 제2비정질 실리콘막상에 선택된 영역에 마스크 층을 형성하는 단계; 및 상기 마스크 층을 이용하여 상기 제2비정질 실리콘막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 제어 트랜시스터를 갖는 전계 방출 소자 제조 방법
|
| 16 |
16
제15항에 있어서, 상기 제2비정질 실리콘막을 식각하는 단계는, 등방성 건식 식각, 비등방성 건식 식각, 등방성 습식 식각을 순차적으로 수행하는 에치백 공정을 수행함으로써 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
| 17 |
17
제16항에 있어서, 상기 등방성 습식 식각은 불산(HF), 초산(CH3COOH), 질산(HNO3)의 혼합용액으로 수행되는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법
|
