1
각각의 스위치에 의해 버스가 분할된 제 1 및 제 2 세그먼트와, 상기 제 1 및 제 2 세그먼트 간에 각각의 연결 스위치를 통해 접속되는 제 1 및 제 2 입력 래치와, 상기 제 1 및 제 2 세그먼트 간에 각각의 연결 스위치를 통해 접속되는 제 1 및 제 2 트윈 래치와, 상기 제 1 입력 래치 및 상기 제 1 트윈 래치와 상기 제 2 입력 래치 및 상기 제 2 트윈 래치를 각각의 멀티플렉스를 통해 입력으로 하는 기능 유닛과, 상기 기능 유닛의 출력에 접속되며 멀티플렉스 및 연결 스위치를 통해 상기 제 1 세그먼트에 접속되는 출력 래치와, 상기 제 1 및 제 2 세그먼트 간에 각각의 연결 스위치를 통해 접속되는 제 1 레지스터와, 상기 제 2 세그먼트에 연결 스위치를 통해 접속되는 제 2 레지스터를 포함하여 구성되되, 상기 기능 유닛의 실행에 필요한 피연산자 데이터를 각 클럭 주기 각각의 단계에서 레지스터로 부터 읽어들일 수 있도록 구성된 것을 특징으로 하는 상위수준 합성을 위한 트윈 래치를 갖는 분할 버스 구조
|