요약 | 본 발명은 비터비 복호기에서 상태 메모리와 역추적 메모리의 구조 및 그 제어 방법에 관한 것으로, 두 쌍의 덧셈 비교 선택(ACS) 수행을 위해 필요한 데이터 값을 모두 읽을 때 까지 많은 시간이 소요되고 어드레싱을 위한 카운터의 규모가 큰 문제점을 해결하기 위한 것이다. 이를 위하여 읽기 및 쓰기 상태 메모리와 역추적 메모리를 각각 두 개로 나누어 두 개의 읽기 상태 메모리를 한 개의 어드레스 카운터를 이용하여 동시에 읽고, 읽기 상태 메모리 주소의 최하위 비트 값에 따라 상위 또는 하위 쓰기 상태 메모리를 선택하여 상태 값을 저장하도록 한다. 또한 역추적 메모리에 대해서도 같은 원리로 데이터를 저장하므로써 덧셈 비교 선택 연산에 필요한 시간을 줄이고 어드레스 카운터의 크기를 감소시키며 쓰기 상태 메모리 및 역추적 메모리를 위한 어드레스 카운터를 하나의 카운터로 통합하여 어드레싱 할 수 있는 비터비 복호기에서의 상태 메모리 및 역추적 메모리의 구조 및 그 제어 방법이 제시된다. |
---|---|
Int. CL | G11C 13/00 (2006.01) |
CPC | H03M 13/4169(2013.01) H03M 13/4169(2013.01) H03M 13/4169(2013.01) |
출원번호/일자 | 1019970037858 (1997.08.08) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0246543-0000 (1999.12.06) |
공개번호/일자 | 10-1999-0015631 (1999.03.05) 문서열기 |
공고번호/일자 | (20000315) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1997.08.08) |
심사청구항수 | 6 |