맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

슬롯을 갖는 반도체 장치의 패키지 구조 및 제조방법

  • 기술번호 : KST2015076241
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 장치(집적회로 IC 나 단일 소자의 die)의 패키징 및 제조 방법에 관한 것으로써, 한 기판 내에 여러개의 die를 소정의 기판에 부착시키고, 이 기판을 수직으로 슬롯(slot) 모양으로 패키지에 끼워 넣음으로써 전체 패키지 밑면이 차지하는 단위 면적당 die의 갯수(실장밀도)를 획기적으로 높일 수 있는 수 있는 방법 및 제조방법에 관한 것이다. 본 발명은 단일 패키지 내에 여러장의 기판을 수직으로 배열함으로써 실장 밀도를 높힐 수 있고, 궁국적으로는 3차원 다중칩 모듈을 구현할 수 있는 유용한 발명이다.
Int. CL H01L 23/28 (2006.01)
CPC H01L 23/13(2013.01) H01L 23/13(2013.01) H01L 23/13(2013.01)
출원번호/일자 1019970071637 (1997.12.22)
출원인 한국전자통신연구원, 주식회사 케이티
등록번호/일자
공개번호/일자 10-1999-0052188 (1999.07.05) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.12.22)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
2 주식회사 케이티 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박성수 대한민국 대전광역시 유성구
2 송민규 대한민국 대전광역시 유성구
3 강승구 대한민국 대전광역시 유성구
4 황남 대한민국 대전광역시 중구
5 이희태 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination		 1997.12.22 수리 (Accepted) 1-1-1997-0223653-98
2 대리인선임신고서
Notification of assignment of agent		 1997.12.22 수리 (Accepted) 1-1-1997-0223652-42
3 특허출원서
Patent Application		 1997.12.22 수리 (Accepted) 1-1-1997-0223651-07
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 1999.01.20 수리 (Accepted) 4-1-1999-0010652-29
5 의견제출통지서
Notification of reason for refusal		 1999.11.26 발송처리완료 (Completion of Transmission) 9-5-1999-0354231-99
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2000.01.14 수리 (Accepted) 4-1-2000-0005008-66
7 거절사정서
Decision to Refuse a Patent		 2000.02.29 발송처리완료 (Completion of Transmission) 9-5-2000-0039504-30
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.04.09 수리 (Accepted) 4-1-2002-0032774-13
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.03.13 수리 (Accepted) 4-1-2009-5047686-24
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.04.19 수리 (Accepted) 4-1-2010-5068437-23
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.01.10 수리 (Accepted) 4-1-2012-5005621-98
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.03.21 수리 (Accepted) 4-1-2012-5058926-38
16 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.06.08 수리 (Accepted) 4-1-2012-5122434-12
17 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.07.31 수리 (Accepted) 4-1-2013-5106568-91
18 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018159-78
19 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

단일칩 패키징의 한계를 넘고, 제한된 공간에 최대한의 반도체 장치를 집적시켜 패키징하여 실장밀도를 높힘과 동시에 기저기판 및 작은기판에 적절한 패턴 및 여타 수동소자를 같이 실장함으로써 특수한 기능을 가지는 작은 시스템 및 3차원 다중칩모듈로까지 발전할 수 있게 하기 위하여, 슬롯 모양을 밑면으로하여 신호배선이 패턴된 패키지 밑면을 가지면서, 여러개의 칩캐리어기판을 끼워넣을 수 있는 특징을 가진 패키지 구조

2 2

제 1 항에 있어서,

슬롯패턴을 가지면서 여러개의 반도체 장치를 올려 놓을 수 있는 칩캐리어기판의 구조

3 3

제 1 항에 있어서,

반도체 장치를 올려놓을 때 일반적인 다이본딩/와이어본딩으로 구성되는 구조와 플립칩본딩이 되는 구조

4 4

제 1 항에 있어서,

2층의 비아구멍, 신호배선, 슬롯패턴을 갖는 알루미나 또는 질화알루미늄 재질의 패키지 밑면의 구조

5 5

기저기판과 작은 기판을 부착하는 방법과 리이드를 부착하는 방법과 금속 케이스 또는 하우징을 부착하는 방법과 칩 캐리어 기판을 슬롯에 고정하는 방법을 특징으로하는 제조방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.