요약 | 본 발명은 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법에 관한 것으로서, 컬렉터-베이스간을 자기 정렬하여 컬렉터-베이스간의 기생용량 및 베이스 기생저항을 크게 감소시켜 소자의 고주파 대역에서의 동작 특성을 개선하며, 소자격리 및 국부열산화막을 이용한 컬렉터-베이스 격리 공정 등을 제거하여 소자가 보다 더 고 집적화되고, 규소산화막 및 다결정규소박막을 기계화학적 연마 공정을 이용하여 공정을 보다 더 간단화하였으며, 규소산화막상에 일부 노출된 소자 활성영역 위에 규소/규소게르마늄결정박막을 성장시 박막의 두께 및 불순물 등의 불균일성이 발생하는 문제를 규소/규소게르마늄 이종접합 베이스 박막을 실리콘기판상에서 성장되도록 함으로써, 소자공정의 재현성 및 신뢰성을 향상시키고, 베이스 및 에미터 전극용 다결정규소를 증착 시 원 위치에 분순물을 도핑시켜 불순물농도를 증가시킴으로써 전극의 기생저항 성분을 감소시켜 소자의 속도를 개선시키는 효과를 가진다. |
---|---|
Int. CL | H01L 29/70 (2006.01) |
CPC | H01L 29/73(2013.01) H01L 29/73(2013.01) |
출원번호/일자 | 1019970051813 (1997.10.09) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0275539-0000 (2000.09.21) |
공개번호/일자 | 10-1999-0031191 (1999.05.06) 문서열기 |
공고번호/일자 | (20001215) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1997.10.09) |
심사청구항수 | 23 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 염병렬 | 대한민국 | 대전광역시 유성구 |
2 | 한태현 | 대한민국 | 대전광역시 유성구 |
3 | 조덕호 | 대한민국 | 대전광역시 유성구 |
4 | 이수민 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이화익 | 대한민국 | 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소) |
2 | 김명섭 | 대한민국 | 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 Patent Application |
1997.10.09 | 수리 (Accepted) | 1-1-1997-0164276-60 |
2 | 출원심사청구서 Request for Examination |
1997.10.09 | 수리 (Accepted) | 1-1-1997-0164278-51 |
3 | 대리인선임신고서 Notification of assignment of agent |
1997.10.09 | 수리 (Accepted) | 1-1-1997-0164277-16 |
4 | 등록사정서 Decision to grant |
2000.06.30 | 발송처리완료 (Completion of Transmission) | 9-5-2000-0165513-18 |
5 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2001.04.19 | 수리 (Accepted) | 4-1-2001-0046046-20 |
6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2002.08.08 | 수리 (Accepted) | 4-1-2002-0065009-76 |
7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
번호 | 청구항 |
---|---|
1 |
1 자기정렬되고 규소나 규소/규소게르마늄 이종접합 박막을 베이스로 사용하는 쌍극자 트랜지스터 구조에 있어서, 반도체 기판에 국부적으로 전도성 매몰컬렉터를 형성하고, 형성된 매몰컬렉터 위에 순차적으로 적층된 제 1 절연막, 제 2 절연막과 전도성 베이스전극박막이 매몰컬렉터상에 국부적으로 정의된 소자활성영역내에 매몰컬렉터를 노출시킴과 동시에 소자영역 이외의 필드영역 부분에 존재하지 않도록 패터닝시키고, 상기 필드영역의 패터닝된 제 1 절연막과 제 2 절연막 측벽에 제 1 절연막을 형성하여 필드영역에는 제 2 절연막의 높이까지 단결정 반도체 필드박막을 형성하고, 상기 소자활성영역의 패터닝된 제 1 절연막과 제 2 절연막 그리고 전도성 베이스전극박막 측벽에 제 1 절연막을 형성하며, 소자활성영역내 노출된 매몰컬렉터상에 단결정 컬렉터박막을 전도성 베이스전극박박 높이까지 형성하고, 컬렉터박막과 측벽의 제 1 절연막 전도성 베이스전극박막 위에만 전도성 베이스박막을 형성하고, 베이스박위에 제 3 절연막을 형성하여 제 4 절연막을 전체적으로 도포하고, 컬렉터박막상에 정의된 에미터영역내에 베이스박막이 노출되도록 제 3 절연막과 제 4 절연막을 패터닝시키고, 노출된 베이스박막 위에 전도성 에미터박막을 형성하며, 상기 결과물에 제 5 절연막을 도포하고, 베이스전극박막 위의 베이스박막과 에미터박막 그리고 소자활성영역외의 매몰컬렉터와 금속배선이 접촉되는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
2 |
2 제 1 항에 있어서, 상기 필드영역은 반도체 필드박막이 없고, 제 4 절연막과 제 5 절연막을 내재하고 있는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
3 |
3 제 1 항에 있어서, 상기 필드영역은 반도체 필드박막과 제 1 절연막과 제 2 절연막의 측벽이 있는 제 1 절연막 사이에 매몰컬렉터층과 연결되는 전도성 단결정 컬렉터싱커박막이 있어 상위의 금속배선과 접촉되는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
4 |
4 자기정렬 쌍극자 소자에 있어서, 규소기판에 국부적으로 제 1 전도형 불순물이 첨가된 전도성 매몰컬렉터가 형성되고, 형성된 전도성 매몰컬렉터 위에 순차적으로 적층된 제 1 절연막, 제 2 절연막과 제 2 전도형 불순물이 첨가된 전도성 베이스전극박막이 매몰컬렉터상에 국부적으로 정의된 소자활성영역내에서 매몰컬렉터가 노출됨과 동시에 소자영역의 이외의 필드영역 부분에는 존재하지 않도록 패터닝시키고, 상기 필드영역의 패터닝된 제 1 절연막과 제 2 절연막 측벽에 제 1 절연막을 형성하여 필드영역에는 제 2 절연막의 높이까지 단결정규소 필드박막을 형성하고, 소자활성영역의 패터닝된 제 1 절연막과 제 2 절연막 그리고 전도성 베이스전극박막 측벽에 제 1 절연막을 형성하며, 소자활성영역내 노출된 매몰컬렉터상에 제 1 전도형 불순물이 첨가된 단결정규소 컬렉터박막이 베이스전극박막 높이까지 형성되어 있으며, 상기 컬렉터박막과 측벽의 제 1 절연막과 전도성 베이스전극박막 위에만 제 2 전도형 불순물이 첨가된 규소 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/규소 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/제 1 전도형 불순물이 첨가된 규소 등과 같은 구조의 이종접합 베이스박막을 형성하고, 베이스박막 위에 제 3 절연막을 형성하며 제 4 절연막을 전체적으로 도포하고, 컬렉터박막상에 정의된 에미터영역내에 베이스박막이 노출되도록 제 3 절연막과 제 4 절연막을 패터닝시키고, 노출된 베이스박막 위에 제 1 전도형 불순물이 첨가된 다결정규소박막 혹은 다결정규소박막위에 다결정규소박막이 있는 이중층 구조의 전도성 에미터박막을 형성하고, 상기 결과물에 제 5 절연막을 도포하며, 상기 베이스전극박막위의 베이스박막과 에미터박막 그리고 소자활성영역외의 매몰컬렉터와 금속배선이 접촉되는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
5 |
5 제 4 항에 있어서, 상기 필드영역은 단결정규소 필드박막이 없고, 제 4 절연막과 제 5 절연막을 내재하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
6 |
6 제 4 항에 있어서, 상기 필드영역은 단결정규소 필드박막과 제 1 절연막 그리고 제 2 절연막의 측벽에 있는 제 1 절연막 사이에 매몰컬렉터층과 연결되는 전도성 단결정규소 컬렉터싱커박막이 있어 금속배선과 접촉되는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
7 |
7 제 4 항에 있어서, 제 1 절연막은 규소산화막, 제 2 절연막은 규소산화막 혹은 BPSG 막으로 이루어진 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
8 |
8 제 4 항에 있어서, 상기 전도성 베이스전극박막은 다결정규소박막이나 다결정규소게르마늄박막 또는 다결정게르마늄박막으로 이루어진 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
9 |
9 제 4 항에 있어서, 제 3 절연막은 규소산화막, 제 4 절연막은 규소산화막이나 질화규소막으로 이루어진 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
10 |
10 제 4 항에 있어서, 상기 베이스박막은 규소게르마늄박막내의 게르마늄 함량 분포가 일정하거나 또는 에미터쪽으로부터 컬렉터쪽으로 선형적으로 증가하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
11 |
11 제 4 항에 있어서, 상기 전도성 에미터 박막의 다결정성 박막은 다결정 규소박막이나 다결정성 규소게르마늄 혹은 다결정 규소게르마늄 박막으로 이루어진 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 장치 |
12 |
12 반도체 기판에 국부적으로 전도성 매몰컬렉터를 형성하고, 형성된 매몰컬렉터 위에 순차적으로 적층된 제 1 절연막, 제 2 절연막과 전도성 베이스전극박막이 매몰컬렉터상에 국부적으로 정의된 소자활성영역내에 매몰컬렉터를 노출시킴과 동시에 소자영역 이외의 필드영역 부분에 존재하지 않도록 패터닝시키며, 상기 필드영역의 패터닝된 제 1 절연막과 제 2 절연막 측벽에 제 1 절연막을 형성하여 필드영역에는 제 2 절연막의 높이까지 단결정 반도체 필드박막을 형성하고, 상기 소자활성영역의 패터닝된 제 1 절연막과 제 2 절연막 그리고 전도성 베이스전극박막 측벽에 제 1 절연막을 형성하며, 소자활성영역내 노출된 매몰컬렉터상에 단결정 컬렉터박막을 전도성 베이스전극박박 높이까지 형성하고, 컬렉터박막과 측벽의 제 1 절연막 전도성 베이스전극박막 위에만 전도성 베이스박막을 형성하고, 베이스박위에 제 3 절연막을 형성하여 제 4 절연막을 전체적으로 도포하고, 컬렉터박막상에 정의된 에미터영역내에 베이스박막이 노출되도록 제 3 절연막과 제 4 절연막을 패터닝시키며, 노출된 베이스박막 위에 전도성 에미터박막을 형성하며, 상기 결과물에 제 5 절연막을 도포하고, 베이스전극박막위의 베이스박막과 에미터박막 그리고 소자활성영역외의 매몰컬렉터와 금속배선이 접촉되도록 이루어진 쌍극자 트랜지스터 제조방법에 있어서, 반도체 기판에 국부적으로 제 1 전도형 불순물을 확산시키거나 이온주입하여 전도성 매몰컬렉터를 형성하는 제 1 단계와; 형성된 상기 전도성 매몰컬렉터 위에 단결정 반도체 필드박막을 예정된 두께로 증착하고 제 1 전도형 불순물을 확산시키거나 이온주입하여 매몰컬렉터와 연결되는 컬렉터박막을 단결정 반도체 필드박막에 부분적으로 형성하는 제 2 단계와; 컬렉터박막을 단결정 반도체 필드박막에 부분적으로 형성한 후 순차적으로 패드 절연막과 제 1 마스킹 절연막 그리고 마스킹 반도체 박막을 형성하고 예비 베이스전극영역과 컬렉터 오믹접촉층을 함께 정의하는 감광막마스크를 이용하여 마스킹 반도체 박막을 식각하고 감광막마스크를 제거한 후 마스킹 반도체 박막을 마스크로 이용하여 제 1 마스킹 절연막과 패드 절연막 그리고 단결정 반도체 필드박막 및 부분적으로 노출된 컬렉터박막을 순차적으로 식각하는 제 3 단계와; 노출된 반도체 박막 표면에 열산화막을 형성하고 상기 결과물의 예비 베이스전극영역과 컬렉터 오믹접촉영역 깊이 이상의 두께를 갖는 격리 절연막을 도포하는 제 4 단계와; 상기 마스킹 반도체 박막이 노출될 때까지 격리 절연막을 화학적 기계적 연마한 후 노출된 마스킹 반도체 박막을 마스크로 격리 절연막을 예정된 두께까지 계속적으로 식각하는 제 5 단계와; 상기 결과물의 예비 베이스전극영역과 컬렉터 오믹접촉영역 깊이 이상의 두께를 갖는 제 2 전도형 불순물이 확산이나 이온주입 혹은 인-시튜로 첨가된 베이스전극박막을 도포하는 제 6 단계와; 상기 제 1 마스킹 절연막 표면이 노출될 때까지 베이스전극박막과 마스킹 반도체 박막을 화학적 기계적 연마한 후 노출된 제 1 마스킹 절연막을 마스크로 베이스전극박막을 컬렉터박막 표면 높이까지 추가적으로 식각한 후 패드 절연막과 제 1 마스킹 절연막을 제거하여 단결정 반도체 필드박막과 컬렉터박막을 노출시키는 제 7 단계와; 상기 제 2 전도형 불순물이 인-시튜로 첨가된 베이스전극박막을 증착하는 제 8 단계와; 제 2 마스킹 절연막을 증착하고 베이스전극영역을 확정 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막을 식각한 후 감광막마스크를 제거하고 제 2 마스킹 절연막을 마스크로 노출된 부분의 베이스박막과 베이스전극박막을 식각하고 노출된 부분의 격리 열산화막도 제거하는 제 9 단계와; 제 1 필드 절연막을 도포하고 컬렉터박막 영역내에 에미터영역을 정의하는 감광막마스크를 이용하여 상기 제 2 마스킹 절연막과 제 1 필드 절연막을 식각하여 에미터영역내에 단결정 베이스박막이 노출되도록 하는 제 10 단계와; 상기 제 1 전도형 불순물을 확산이나 이온주입 혹은 인-시튜로 첨가한 에미터박막을 형성하고 에미터전극영역을 정의하는 감광막마스크를 이용하여 에미터박막을 패터닝하는 제 11 단계와; 제 2 필드 절연막을 도포하고 금속접촉창을 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막과 제 1 필드 절연막 및 제 2 필드 절연막을 식각하여 베이스전극박막위의 베이스박막과 에미터박막 그리고 컬렉터 오믹접촉영역내의 매몰컬렉터를 노출시키는 제 12 단계와; 배선용 금속박막을 증착하고 금속배선을 정의하는 상기 감광막마스크를 이용하여 금속박막을 식각하는 제 13 단계를 포함하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
13 |
13 제 11 항에 있어서, 제 9 단계는 일부 남아있는 단결정 필드박막을 완전히 제거하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
14 |
14 제 11 항에 있어서, 제 12 단계는 컬렉터싱커영역을 정의하는 감광막마스크를 이용하여 제 1 전도형 불순물을 이온주입하여 남아있는 단결정 반도체 필드박막 일부분에 매몰컬렉터와 연결되도록 컬렉터싱커 형성을 추가하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
15 |
15 반도체 기판에 국부적으로 전도성 매몰컬렉터를 형성하고, 형성된 매몰컬렉터 위에 순차적으로 적층된 제 1 절연막, 제 2 절연막과 전도성 베이스전극박막이 매몰컬렉터상에 국부적으로 정의된 소자활성영역내에 매몰컬렉터를 노출시킴과 동시에 소자영역 이외의 필드영역 부분에 존재하지 않도록 패터닝시키고, 상기 필드영역의 패터닝된 제 1 절연막과 제 2 절연막 측벽에 제 1 절연막을 형성하여 필드영역에는 제 2 절연막의 높이까지 단결정 반도체 필드박막을 형성하며, 상기 소자활성영역의 패터닝된 제 1 절연막과 제 2 절연막 그리고 전도성 베이스전극박막 측벽에 제 1 절연막을 형성하고, 소자활성영역내 노출된 매몰컬렉터상에 단결정 컬렉터박막을 전도성 베이스전극박박 높이까지 형성하고, 컬렉터박막과 측벽의 제 1 절연막 전도성 베이스전극박막 위에만 전도성 베이스박막을 형성하고, 베이스박위에 제 3 절연막을 형성하여 제 4 절연막을 전체적으로 도포하고, 컬렉터박막상에 정의된 에미터영역내에 베이스박막이 노출되도록 제 3 절연막과 제 4 절연막을 패터닝시키고, 노출된 베이스박막 위에 전도성 에미터박막을 형성하며, 상기 결과물에 제 5 절연막을 도포하고, 베이스전극박막위의 베이스박막과 에미터박막 그리고 소자활성영역외의 매몰컬렉터와 금속배선을 접촉시키는 자기정렬 쌍극자 트랜지스터 장치의 제조방법에 있어서, 상기 규소기판에 국부적으로 제 1 전도형 불순물을 확산시키거나 이온주입하여 전도성 매몰컬렉터를 형성하는 제 1 단계와; 상기 형성된 전도성 매몰컬렉터 위에 단결정규소 필드박막을 예정된 두께로 증착하고 제 1 전도형 불순물을 확산시키거나 이온주입하여 매몰컬렉터와 연결되는 단결정규소 컬렉터박막을 단결정규소 필드박막에 부분적으로 형성하는 제 2 단계와; 단결정규소 컬렉터박막을 단결정규소 필드박막에 부분적으로 형성한 후 순차적으로 패드 열산화규소막과 제 1 마스킹 절연막과 마스킹 다결정규소박막을 형성하고 에비 베이스전극영역과 컬렉터 오믹접촉영역을 함께 정의하는 감광막마스크를 이용하여 마스킹 다결정규소박막을 식각하고 감광막마스크를 제거한 후 마스킹 다결중규소박막을 마스크로 이용하여 제 1 마스킹 절연막과 패드 열산화규소막 그리고 단결정규소 필드박막 및 부분적으로 노출된 단결정규소 컬렉터박막을 순차적으로 식각하는 제 3 단계와; 노출된 규소박막 표면에 격리 열산화규소막을 형성하고 상기 결과물의 예비 베이스전극영역과 컬렉터 오믹접촉영역 깊이 이상의 두께를 갖는 격리 절연막을 도포하는 제 4 단계와; 마스킹 다결정규소박막이 노출될 때까지 격리 절연막을 화학적 기계적 연마한 후 노출된 마스킹 다결정규소박막을 마스크로 격리 절연막을 예정된 두께까지 계속적으로 식각하는 제 5 단계와; 상기 결과물의 예비 베이스전극영역과 컬렉터 오믹접촉영역 깊이 이상의 두께를 갖는 제 2 전도형 불순물이 확산이나 이온주입 혹은 인-시튜로 첨가된 베이스전극박막을 도포하는 제 6 단계와; 상기 제 1 마스킹 절연막 표면이 노출될 때까지 베이스전극박막과 마스킹 다결정규소박막을 화학적 기계적 연마한 후 노출된 제 1 마스킹 절연막을 마스크로 베이스전극박막을 컬렉터박막 표면 높이까지 추가적으로 식각한 후 패드 열산화규소막과 제 1 마스킹 절연막을 제거하여 단결정규소 필드박막과 컬렉터박막을 노출시키는 제 7 단계와; 상기 결과물에 제 2 전도형 불순물이 첨가된 규소 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/제 1 전도형 불순물이 첨가된 규소 등과 같은 구조의 이종접합 베이스박막의 불순물을 인-시튜로 첨가하면서 증착하는 제 8 단계와; 상기 제 8 단계 실행 후 제 2 마스킹 절연막을 증착하고 베이스전극영역을 확정 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막을 식각한 후 감광막마스크를 제거하고 제 2 마스킹 절연막을 마스크로 노출된 부분의 베이스박막과 베이스전극박막을 식각하고 노출된 부분의 격리 열산화규소막 제거하는 제 9 단계와; 상기 제 1 필드 절연막을 도포하고 컬렉터박막 영역내에 에미터영역을 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막과 제 1 필드 절연막을 식각하여 에미터영역내에 단결정 베이스박막을 노출시키는 제 10 단계와; 제 1 전도형 불순물을 확산이나 이온주입 혹은 인-시튜로 첨가한 다결정성박막 혹은 단결정규소박막위에 다결정성박막이 있는 이중층 구조의 에미터박막을 형성하고 에미터전극영역을 정의하는 감광막마스크를 이용하여 에미터박막을 패터닝하는 제 11 단계와; 감광막을 이용하여 에미터박막을 패터닝한 후 제 2 필드 절연막을 도포하고 금속접촉창을 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막과 제 1 필드 절연막과 제 2 필드 절연막을 식각하여 베이스전극박막위의 베이스박막과 에미터박막과 컬렉터 오믹접촉영역내의 일부분 매몰컬렉터를 노출시키는 제 12 단계와; 배선용 금속박막을 증착하고 금속배선을 정의하는 감광막마스크를 이용하여 금속박막을 식각하는 제 13 단계를 포함하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
16 |
16 제 14 항에 있어서, 상기 제 9 단계는 일부 남아있는 단결정 규소필드박막을 완전히 제거하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
17 |
17 제 14 항에 있어서, 제 11 단계는 상기 제 2 마스킹 절연막을 마스크로 노출된 부분의 베이스박막과 베이스전극박막을 식각하고 노출된 부분의 격리 열산화규소막 제거 후, 컬렉터싱커영역을 정의하는 감광막마스크를 이용하여 제 1 전도형 불순물을 이온주입하여 남아있는 단결정규소 필드박막 일부분에 매몰컬렉터와 연결되도록 단결정규소 컬렉터싱커 형성을 추가하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
18 |
18 제 14 항에 있어서, 상기 제 1 마스킹 절연막은 질화규소막이나 규소산화막을 사용하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
19 |
19 제 14 항에 있어서, 상기 격리 절연막은 규소산화막이나 BPSG막을 사용하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
20 |
20 제 14 항에 있어서, 전도성 베이스전극박막은 다결정규소박막이나 다결정규소게르마늄박막 또는 다결정게르마늄박막을 사용하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
21 |
21 제 14 항에 있어서, 상기 제 2 마스킹 절연막은 규소산화막을 제 1 필드 절연막으로 규소산화막이나 질화규소막을 사용하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
22 |
22 제 14 항에 있어서, 상기 베이스박막은 규소게르마늄박막내의 게르마늄 함량 분포가 일정하거나 에미터쪽으로부터 컬렉터쪽으로 선형적으로 증가시키는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
23 |
23 제 14 항에 있어서, 상기 에미터 박막용 다결정성 박막은 다결정 규소박막이나 다결정규소게르마늄 혹은 다결정게르마늄박막을 사용한느 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터 제조방법 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
국가 R&D 정보가 없습니다. |
---|
특허 등록번호 | 10-0275539-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 19971009 출원 번호 : 1019970051813 공고 연월일 : 20001215 공고 번호 : 특허결정(심결)연월일 : 20000630 청구범위의 항수 : 19 유별 : H01L 29/70 발명의 명칭 : 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 존속기간(예정)만료일 : 20140922 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국전자통신연구원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 783,000 원 | 2000년 09월 22일 | 납입 |
제 4 년분 | 금 액 | 815,000 원 | 2003년 09월 01일 | 납입 |
제 5 년분 | 금 액 | 635,000 원 | 2004년 08월 31일 | 납입 |
제 6 년분 | 금 액 | 635,000 원 | 2005년 08월 31일 | 납입 |
제 7 년분 | 금 액 | 1,040,000 원 | 2006년 08월 30일 | 납입 |
제 8 년분 | 금 액 | 1,040,000 원 | 2007년 08월 31일 | 납입 |
제 9 년분 | 금 액 | 988,000 원 | 2008년 09월 05일 | 납입 |
제 10 년분 | 금 액 | 1,505,000 원 | 2009년 09월 01일 | 납입 |
제 11 년분 | 금 액 | 1,505,000 원 | 2010년 09월 01일 | 납입 |
제 12 년분 | 금 액 | 1,285,000 원 | 2011년 08월 31일 | 납입 |
제 13 년분 | 금 액 | 1,405,000 원 | 2012년 09월 10일 | 납입 |
제 14 년분 | 금 액 | 1,405,000 원 | 2013년 08월 29일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 | 1997.10.09 | 수리 (Accepted) | 1-1-1997-0164276-60 |
2 | 출원심사청구서 | 1997.10.09 | 수리 (Accepted) | 1-1-1997-0164278-51 |
3 | 대리인선임신고서 | 1997.10.09 | 수리 (Accepted) | 1-1-1997-0164277-16 |
4 | 등록사정서 | 2000.06.30 | 발송처리완료 (Completion of Transmission) | 9-5-2000-0165513-18 |
5 | 출원인정보변경(경정)신고서 | 2001.04.19 | 수리 (Accepted) | 4-1-2001-0046046-20 |
6 | 출원인정보변경(경정)신고서 | 2002.08.08 | 수리 (Accepted) | 4-1-2002-0065009-76 |
7 | 출원인정보변경(경정)신고서 | 2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
8 | 출원인정보변경(경정)신고서 | 2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
기술정보가 없습니다 |
---|
과제정보가 없습니다 |
---|
[KST2015073586][한국전자통신연구원] | 반도체장치제조방법 | 새창보기 |
---|---|---|
[KST2015074220][한국전자통신연구원] | 이종접합바이폴라트랜지스터의제조방법 | 새창보기 |
[KST2015073582][한국전자통신연구원] | 반도체소자의제조방법 | 새창보기 |
[KST2015099417][한국전자통신연구원] | 쌍극자 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2015101300][한국전자통신연구원] | 동일한오믹금속을전극으로갖는이종접합쌍극자트랜지스터제조방법 | 새창보기 |
[KST2015096560][한국전자통신연구원] | 혼성 베이스 이종접합 쌍극자 트랜지스터의 구조 및그 제조 방법 | 새창보기 |
[KST2015075239][한국전자통신연구원] | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 | 새창보기 |
[KST2015073713][한국전자통신연구원] | 자기정렬된실리사이드전극을갖는단일다결정실리콘바이폴라소자의제조방법 | 새창보기 |
[KST2015073561][한국전자통신연구원] | 트랜지스터제조방법 | 새창보기 |
[KST2015076178][한국전자통신연구원] | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | 새창보기 |
[KST2015073542][한국전자통신연구원] | 4메가이상의DRAM용BSD셀 | 새창보기 |
[KST2015093710][한국전자통신연구원] | 바이어스 안정화 회로 | 새창보기 |
[KST2015095598][한국전자통신연구원] | 바이폴라 트랜지스터 기반의 비냉각형 적외선 센서 및 그의제조 방법 | 새창보기 |
[KST2015073535][한국전자통신연구원] | 복합형반도체소자의구조및제조방법 | 새창보기 |
[KST2015073971][한국전자통신연구원] | 상향구조바이폴라트랜지스터및그제조방법 | 새창보기 |
[KST2015101332][한국전자통신연구원] | 이종접합쌍극자소자의제조방법 | 새창보기 |
[KST2015073569][한국전자통신연구원] | 초고속반도체소자의제조방법 | 새창보기 |
[KST2015075238][한국전자통신연구원] | 이종접합 바이폴러 트랜지스터의 제조방법_ | 새창보기 |
[KST2015088507][한국전자통신연구원] | 기둥형바이폴라트랜지스터및그의제조방법 | 새창보기 |
[KST2015074931][한국전자통신연구원] | 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터구조및그제조방법 | 새창보기 |
[KST2015083439][한국전자통신연구원] | 단파장용 바이폴라 광트랜지스터 및 그 제조 방법 | 새창보기 |
[KST2015093534][한국전자통신연구원] | 이종 접합 바이폴라 트랜지스터의 제조방법 | 새창보기 |
[KST2015100007][한국전자통신연구원] | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2015076581][한국전자통신연구원] | 컬렉터 단결정 박막의 과성장을 이용한 쌍극자 트랜지스터 제조방법 | 새창보기 |
[KST2015084530][한국전자통신연구원] | 화합물 반도체 바이폴라 트랜지스터 및 그 형성방법 | 새창보기 |
[KST2015096136][한국전자통신연구원] | 쌍극자트랜지스터장치및그제조방법 | 새창보기 |
[KST2015098665][한국전자통신연구원] | 트랜지스터제조방법 | 새창보기 |
[KST2015075240][한국전자통신연구원] | 초 자기 정렬 바이폴러 트랜지스터의 제조방법 | 새창보기 |
[KST2015075320][한국전자통신연구원] | 평면공명관통다이오드 | 새창보기 |
[KST2015094305][한국전자통신연구원] | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|