요약 | 본 발명은 클럭원이 다른 입력신호를 수신장치의 내부에서 사용하는 클럭원에 위상정렬시키는 프레임 위상 정렬기에 관한 것이며, 기억장치를 사용하여 소자의 과용을 줄이고, 또한 직/병렬 및 병/직렬 변환 과정이 필요 없이 임의의 프레임 위상 정렬기의 한계치에 쉽게 적용할 수 있는 프레임 위상 정렬기를 제공하고자 한다. 이를 위하여 본 발명의 프레임 위상 정렬기는 외부로부터 주기적으로 입력되는 제1 프레임 펄스, 입력데이터 및 상기 두 신호에 동기된 제1 클럭; 상기 제1 클럭을 입력 받아 쓰기 어드레스 신호를 생성하는 쓰기 어드레스 발생수단; 상기 쓰기 어드레스 신호에 제어 받아 상기 입력데이터를 기억 수단에 기록하도록 하는 쓰기 디코딩 수단; 상기 쓰기 디코딩 수단에 제어 받아 상기 입력데이터를 저장하는 상기 기억 수단; 수신장치 내부 신호인 제2 프레임 펄스를 프레임 위상 정렬기의 임의의 허용한계에 맞추기 위하여, 상기 제2 프레임 펄스에 동기된 수신장치 내부 신호인 제2 클럭을 임의의 클럭주기 만큼 지연시켜 제3 프레임 펄스를 생성하는 지연 수단; 상기 제3 프레임 펄스에 의해 주기적으로 그 출력이 초기화되고, 상기 제2 클럭을 입력 받아 읽기 어드레스 신호를 생성하는 읽기 어드레스 발생 수단; 및 상기 읽기 어드레스 발생 수단에 제어 받아 상기 기억 수단에 저장된 데이터를 읽어 내도록 하는 읽기 디코딩 수단을 포함하여 이루어진다. |
---|---|
Int. CL | H04L 7/00 (2006.01) |
CPC | H04L 7/0033(2013.01) H04L 7/0033(2013.01) |
출원번호/일자 | 1019970064098 (1997.11.28) |
출원인 | 한국전자통신연구원, 주식회사 케이티 |
등록번호/일자 | 10-0247485-0000 (1999.12.13) |
공개번호/일자 | 10-1999-0043112 (1999.06.15) 문서열기 |
공고번호/일자 | (20000315) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1997.11.28) |
심사청구항수 | 5 |