맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

이종 접합 쌍극자 소자를 이용한 집적 회로 소자의 제조 방법

  • 기술번호 : KST2015076409
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 화합물 반도체를 이용한 집적 회로 소자 제조 방법에 관한 것으로, 특히 능동 소자로 사용되는 이종 접합 쌍극자 소자(HBT)의 에피 구조 속에 에피 저항층을 형성하여 큰 저항체로 이용함과 동시에 다양한 규격의 저항을 갖는 저항체를 동일 칩상에 구현함으로서 소자의 칩 면적을 감소시킬 수 있는 이종 접합 쌍극자 소자를 이용한 집적 회로 소자의 제조 방법에 관한 것이다.종래 큰 저항이 일부 집적 회로 소자에서 요구되는 경우에는 저항체의 전체 길이를 매우 길게 해야 하기 때문에 불필요하게 칩 면적을 낭비함으로써 제조 원가를 높이게 되어, MMIC화하지 못하고 하이브리드 형태로 제조하는 경우가 많았다. 이 경우 예기지 않았던 전기적 기생 효과가 발생하여 집적 회로 소자의 성능 저하가 우려되는 등 많은 문제점이 도출되었다.따라서, 본 발명은 밴드갭이 상이한 이종 접합 구조의 화합물 반도체로 이루어지는 집적 회로 소자에서 이종 접합 쌍극자 소자의 일부 에피 구조를 개선하여 컬렉터층 아래에 특정한 저항값을 갖도록 설계한 에피 저항층을 형성하고 상기 에피 저항층을 큰 저항체로 사용하고, 니켈 크롬 저항체를 전체 제조 공정과 호환되게 형성하여 미세 저항으로서 사용함으로써 집적 회로 소자의 칩 크기를 현격히 줄여 제조 단가를 낮추고, 성능을 향상시킨 집적 회로 소자를 제시한다.
Int. CL H01L 29/737 (2006.01)
CPC H01L 29/66242(2013.01) H01L 29/66242(2013.01)
출원번호/일자 1019970054790 (1997.10.24)
출원인 한국전자통신연구원
등록번호/일자 10-0296705-0000 (2001.05.14)
공개번호/일자 10-1999-0033433 (1999.05.15) 문서열기
공고번호/일자 (20010807) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.10.24)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박성호 대한민국 대전광역시 유성구
2 박문평 대한민국 대전광역시 유성구
3 이태우 대한민국 대전광역시 중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)
2 최승민 대한민국 서울특별시 중구 통일로 **, 에이스타워 *층 (순화동)(법무법인 세종)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 1997.10.24 수리 (Accepted) 1-1-1997-0173567-52
2 대리인선임신고서
Notification of assignment of agent		 1997.10.24 수리 (Accepted) 1-1-1997-0173568-08
3 출원심사청구서
Request for Examination		 1997.10.24 수리 (Accepted) 1-1-1997-0173569-43
4 의견제출통지서
Notification of reason for refusal		 2000.06.30 발송처리완료 (Completion of Transmission) 9-5-2000-0165519-92
5 의견서
Written Opinion		 2000.08.30 수리 (Accepted) 1-1-2000-5266726-19
6 등록사정서
Decision to grant		 2001.03.14 발송처리완료 (Completion of Transmission) 9-5-2001-0059194-72
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
9 [대리인사임]대리인(대표자)에 관한 신고서
[Resignation of Agent] Report on Agent (Representative)		 2008.11.06 수리 (Accepted) 1-1-2008-5055008-50
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

화합물 반도체 기판 상에 n형 불순물을 도핑한 후, 열처리를 실시하여 에피 저항층을 형성하고, 상기 에피 저항층 상에 부 컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터 캡층을 순차적으로 형성하는 단계와,

상기 에미터 캡층의 선택된 부분에 에미터 전극을 형성하는 단계와,

상기 베이스층의 일부분이 노출되도록 상기 에미터 캡층 및 상기 에미터층을 메사 식각하여 상기 에미터 전극과 연결된 에미터를 형성한 후, 상기 노출된 베이스층의 선택된 부분에 베이스 전극을 형성하는 단계와,

상기 부 컬렉터층의 일부분이 노출되도록 상기 베이스층 및 상기 컬렉터층을 식각하여 상기 베이스 전극 및 상기 에미터에 연결된 베이스를 형성하는 단계와,

상기 에피 저항층의 일부분이 노출되도록 상기 부 컬렉터층을 식각하여 상기 베이스와 연결된 컬렉터를 형성한 후, 상기 컬렉터의 선택된 부분에 컬렉터 전극과 상기 노출된 에피 저항층의 선택된 부분에 동일 재질의 저항 전극을 동시에 형성하는 단계와,

소자간 전기적인 절연을 위한 메사 식각으로 상기 에피 저항층의 일부분 및 상기 화합물 반도체 기판의 일부분을 일정 깊이로 식각하고, 이로 인하여 상기 에미터, 베이스 및 컬렉터로 구성된 이종 접합 쌍극자 소자와 상기 저항 전극에 연결된 고저항을 갖는 저항체가 완성되는 단계와,

상기 이종 접합 쌍극자 소자와 상기 고저항을 갖는 저항체 사이의 상기 화합물 반도체 기판 상에 저저항을 갖는 저항체를 형성하는 단계로 이루어진 것을 특징으로 하는 집적 회로 소자의 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.