맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법

  • 기술번호 : KST2015076450
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 게이트와 드레인 간의 항복(breakdown) 전압 특성을 개선하고, 게이트와 드레인 간의 기생 캐패시턴스(Cgd)를 감소시키기 위해 에피택셜층 성장 및 비대칭형 게이트 리쎄스 구조를 형성하기 위한 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법에 관한 것이다.본 발명에 의한 화합물반도체 소자의 제조 방법은 종래의 단일층으로 된 오믹층과 달리 이중층의 오믹층을 갖는 반도체 기판층을 채택하므로써 오믹 접촉저항을 감소시킬 수 있다. 또한 이단계 게이트 리쎄스 방법으로 드레인 전극 부근의 오믹층을 제거함으로써, 게이트와 드레인간의 항복 전압 특성을 개선하고, 게이트와 드레인간의 기생 캐패시턴스(Cgd)를 감소시켜서 소자의 고주파 특성을 향상시킬 수 있다. 상기의 목적을 달성하기 위해서 이중층으로 구성된 N+ GaAs 오믹층과 식각정지(etch-stop)층을 갖는 에피택셜층 구조, 이단계 게이트 리쎄스 식각에 의한 비대칭형 게이트 리쎄스 구조를 형성하는 방법과 전자 싸이클로트론 공명(ECR)에 의해 성장한 산화막과 질화막으로 구성된 이중 절연막을 사용하여 소자를 보호하는 방법으로 구성되어 있다.
Int. CL H01L 29/80 (2006.01)
CPC H01L 29/66659(2013.01) H01L 29/66659(2013.01) H01L 29/66659(2013.01) H01L 29/66659(2013.01) H01L 29/66659(2013.01)
출원번호/일자 1019970071083 (1997.12.19)
출원인 한국전자통신연구원
등록번호/일자 10-0261461-0000 (2000.04.18)
공개번호/일자 10-1999-0051715 (1999.07.05) 문서열기
공고번호/일자 (20000701) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.12.19)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 윤형섭 대한민국 대전광역시 유성구
2 이진희 대한민국 대전광역시 유성구
3 박병선 대한민국 대전광역시 유성구
4 박철순 대한민국 대전광역시 유성구
5 편광의 대한민국 대전광역시 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)
2 최승민 대한민국 서울특별시 중구 통일로 **, 에이스타워 *층 (순화동)(법무법인 세종)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent		 1997.12.19 수리 (Accepted) 1-1-1997-0222060-55
2 출원심사청구서
Request for Examination		 1997.12.19 수리 (Accepted) 1-1-1997-0222061-01
3 특허출원서
Patent Application		 1997.12.19 수리 (Accepted) 1-1-1997-0222059-19
4 등록사정서
Decision to grant		 2000.03.30 발송처리완료 (Completion of Transmission) 9-5-2000-0067847-86
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
7 [대리인사임]대리인(대표자)에 관한 신고서
[Resignation of Agent] Report on Agent (Representative)		 2008.11.06 수리 (Accepted) 1-1-2008-5055008-50
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

반절연 기판 상에 버퍼층, 채널층, 스페이서층, 도핑층, 쇼트키층, 저농도 도핑층, 제 1 식각정지층, 제 1 오믹층, 제 2 식각정지층 및 제 2 오믹층을 순차적으로 적층하여 에피택셜 기판을 형성하는 단계와,

상기 반도체 기판 구조 상에 습식 식각을 통해 활성 영역을 정의한 후, 오믹 전극를 형성하기 위한 포토레지스트 패턴을 형성 후, 전자선 진공증착기를 이용한 증착 및 리프트-오프를 통해 AuGe/Ni/Au로 구성된 오믹 금속층을 형성하고, 열처리를 통해 소오스 및 드레인의 오믹전극을 형성하는 단계와,

게이트 리쎄스 방법을 이용하여 제 1 오믹층 및 저농도 도핑층이 노출되도록 제 2 및 제 1 오믹층을 제거한 제 1 및 제 2 계단형 게이트 리쎄스 구조를 차례로 형성하는 단계와,

상기 제 1 및 제 2 계단형 게이트 리쎄스 구조 형성 후, 노출된 저농도 도핑층의 표면에 전계효과형 화합물반도체 소자의 T형 게이트를 형성하기 위한 감광막 패턴을 형성한 후, 상기 저농도 도핑층을 선택적인 식각을 통해 제 3 비대칭형 게이트 리쎄스 구조를 형성하는 단계와,

상기 전체 구조상에 Ti/Pt/Au 게이트 금속전극을 증착하고, 리프트-오프 방법으로 상기 감광막 패턴을 제거하여 미세한 T형 게이트를 갖는 고전자 이동도 트랜지스터 및 전계효과형 트랜지스터 등의 전계효과형 화합물반도체 소자를 제작한 후, 보호막을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법

2 2

제 1 항에 있어서, 상기 엑피택셸 기판구조는 분자선 결정 성장 또는 금속 유기 화학 증착을 이용하여 형성하는 것을 특징으로 하는 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법

3 3

제 1 항에 있어서, 상기 오믹 금속층은 AuGe가 750 내지 850Å 정도, Ni가 450 내지 550Å 정도, Au가 1400 내지 1500A 정도의 두께로 증착되는 것을 특징으로 하는 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법

4 4

제 1 항에 있어서, 상기 소오스 및 드레인의 오믹 전극은 390 내지 420℃에서 급속 열처리를 실시하여 형성되는 것을 특징으로 하는 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법

5 5

제 1 항에 있어서, 상기 제 2 및 제 1 오믹층은 상기 제 2 및 제 1 식각정지층에 의해 선택적으로 식각되어 형성된 것을 특징으로 하는 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법

6 6

제 1항에 있어서, 상기 감광막 패턴식각 용액은 구연산 및 H2O를 3:1로 배합한 용액을 사용하는 것을 특징으로 하는 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법

7 7

제 1 항에 있어서, 상기 보호막은 화합물반도체 소자를 보호하기 위하여 전자 사이클로트론 공명 방식을 통해 상온에서 산화막 및 질화막의 이중막으로 형성되는 것을 특징으로 하는 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.