요약 | 본 발명은 게이트의 길이와 수직방향의 높이를 조절할 수 있고, 게이트 누설 전류를 줄일 수 있는 미세 선폭의 T자형 게이트 전극을 제어성 좋게 한 반도체 소자의 미세 T자형 게이트 전극 제작방법에 관한 것이다. 이 방법을 살펴보면, 기판(1)위에 활성층(2)과 캡층(3)을 성장한 후 오믹 금속층(4)을 형성하고, 표면 보호 및 게이트 다리의 높이 조절용 절연막(5)을 증착한다. 그 후 게이트 다리 및 머리용 레지스트(6, 7)를 도포하고 열처리 한다. 게이트 패턴부(8)를 형성하고, 게이트 길이 조절용 절연막(9)을 증착한다. 절연막의 비등방성 식각 공정으로 측면부(10a)를 남기고 바닥부는 제거한다. 다단계 게이트 리세스 공정으로 등방성 식각부(11a), 선택 식각부(11b), 저속 식각부(11c)를 형성한다. 그리고나서, 게이트 금속막(12)의 증착 및 리프트 오프 공정에 의한 T자형 게이트 금속을 완성한다. 이에 따라서, 전자빔 리소그래피를 절연막과 리세스 식각 방법과 결합하여 T자형 게이트 금속을 형성하는 방법으로 게이트 다리의 길이와 높이 및 머리부의 크기를 임의로 조절할 수 있게 하여 게이트 저항을 줄이고, 동시에 머리부와 게이트 접촉면과의 분리거리를 크게 하여 게이트 기생성분을 줄일 수 있게 하며, 다단계 식각 방법으로 게이트 누설 전류를 억제하여 소자의 특성을 향상 시킬 수 있도록 한 것이다. 각 소자의 게이트 금속의 다리 높이는 초기의 절연막과 레지스트의 두께로 조정하고, 전자빔의 노광 에너지와 절연막의 두께로 길이를 조정하며, 머리부는 패턴 설계로 자유롭게 조절할 수 있도록 하므로써 기존의 공정 보다 재현성 있는 T자형 게이트 금속을 얻을 수 있도록 한 것이다. 따라서 이 공정은 웨이퍼 내에서 균일하고 재현성 있는 게이트 전극을 얻을 수 있는 방법이다. |
---|---|
Int. CL | H01L 29/12 (2006.01) |
CPC | H01L 29/66621(2013.01) H01L 29/66621(2013.01) |
출원번호/일자 | 1019980016753 (1998.05.11) |
출원인 | 한국전자통신연구원, 주식회사 케이티 |
등록번호/일자 | 10-0276077-0000 (2000.09.26) |
공개번호/일자 | 10-1999-0084769 (1999.12.06) 문서열기 |
공고번호/일자 | (20010115) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1998.05.11) |
심사청구항수 | 8 |