반도체 소자들의 2층 이상의 다층 금속배선을 형성하는 방법에 있어서,

a) 반도체 기판 상에 게이트, 소스/드레인 영역 및 이들의 활성영역을 격리시키기 위한 격리 절연막을 구비한 MOS 트랜지스터를 형성하는 단계;

b) 상기 결과물 상에 층간 절연막을 형성한 후, 상기 소스/드레인 영역의 일부가 노출되도록 상기 층간절연막을 패터닝하여 콘택 홀을 형성하는 단계;

c) 상기 콘택 홀이 충분히 도포될 수 있도록 1차 금속막과 금속층을 순차적으로 증착한 후, 상기 금속층을 패터닝하여 비아 기둥(pillar)을 형성하는 단계;

d) 상기 결과물 전면에 균일한 두께의 기둥 지지물을 도포하는 단계;

e) 1차 금속배선 형상을 정의하는 마스크를 사용하여 상기 기둥 지지물과 상기 1차 금속막을 식각하여 1차 금속배선을 형성함과 동시에 상기 비아기둥의 양측벽을 둘러싸는 기둥 지지층을 형성하는 단계;

f) 결과물 전면에 금속 배선간 절연막을 증착한 후 상기 비아기둥을 연마 정지막으로 이용하여 평탄화시키는 단계; 및

g) 상기 노출된 비아기둥과 금속접합으로 연결되는 2차 금속배선을 형성하는 단계를 포함함을 특징으로 하는 다층 금속배선 형성방법

제 1 항에 있어서, 상기 (e) 단계의 비아기둥 지지층은,

금속 배선과의 절연성 및 식각 선택비가 크며, 반사율이 낮은 절연막으로 구성함을 특징으로 하는 반도체 소자의 다층 금속배선 방법

제 2 항에 있어서,

상기 비아기둥 지지층의 구성물질인 절연막으로서,

400℃ 이하의 온도에서 형성이 가능하며, PECVD(Plasma Enhanced Chemical Vapor Deposition)를 이용하여 증착된 질화막(Si3N4)을 사용하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 방법

제 1 항에 있어서, 상기 (e) 단계는,

미세형상의 금속배선을 용이하게 형성시키기 위해,

e1) 상기 비아기둥 지지물에 1차 금속 배선형상의 감광막 패턴을 형성하는 공정;

e2) 상기 감광막의 형상을 1차 식각을 통하여 비아기둥 지지물에 형성시킨 후 감광막 패턴을 제거하는 공정; 및

e3) 금속과 식각선택비가 큰 비아기둥 지지물을 마스킹층으로 활용하여 2차 금속식각을 통하여 1차 금속배선을 형성하는 공정을 더 포함함을 특징으로 하는 반도체 소자의 다층금속 배선방법

제 4 항에 있어서, 상기 (e3) 공정에서의 2차 금속 식각시,

상기 비아기둥 상단부의 비아기둥 지지물이 함께 식각되도록 비아기둥 지지물의 증착두께를 조절하여 1차 금속배선과 비아기둥 지지층을 동시에 형성시키는 것을 특징으로 하는 반도체 소자의 다층금속 배선방법