코드 형태의 자료가 입력되면, 겹침 유닛(FU)을 몇번의 겹침뒤 새로운 겹침형태가 나타나는지를 임의로 정해서 상수값으로 초기화시키고, 겹침길이 FL를 프로세서 개수 NP값으로 초기화 시키며, 최저코드(FB)를 최기값 '0'으로 초기화 시키는 제 1단계와,

프로세서 개수 및 상기 겹침유닛에 의해 입력된 코드에 대해 몇 번의 겹침이 일어나는가를 나타내는 겹침단계 FS를 FS=(K/(N_P*FU))%log₂(N_P)로 구하는 제 2 단계와,

코드값 K를 프로세스 개수(NP)로 나누어 그 나머지 RK를 구하는 제3단계와,

상기 겹침길이 FL를 반으로 줄이면서 최저코드 FB를 갱신하고 그 최저코드 FB를 할당번호 RK에서 감산하여 새로운 할당번호 RK를 취하고, 상기 반으로 줄인 겹침길이 FL에 대한 상기 새로운 할당번호 RK의 보수값을 취한후 상기 최저코드 FB를 더하여 할당번호 RK를 구하는 과정으로 상기 코드 겹침단계 FS의 횟수 만큼 반복하여 최종적으로 프로세서 할당번호 RK를 구하는 제4단계와,

순방향일 때 0, 역방향일 때 1의 값으로 설정하여 할당 패턴을 16진수 '0x6996'으로 구하고 코드에 대해 몫(DK)을 구한 다음, 16자릿값을 계산하고, 각 자릿수에 대해 할당 패턴으로부터 할당 방향을 결정한 뒤, 배타적논리합(exclusive OR)을 수행하여 전체적인 할당방향 AD를 구하는 제5단계와,

코드 할당방향 AD가 구해지면 그 코드 할당방향 AD가 순방향 인지를 판단하여 순방향이면 프로세서번호를 상기 할당번호 RK로 정하고, 역방향이면 프로세서수에 대한 할당번호 RK의 보수값 PN = (NP-1)-RK을 프로세서번호(PN)으로 결정하여 현재 입력된 코드 K가 배정되는 프로세서 번호(PN)를 출력하는 제6단계를 수행하는 것을 특징으로 하는 병렬처리를 위한 코드 분산방법

제 1 항에 있어서, 상기 제 4 단계는,

상기 겹침길이(FL)을 2로 나누어(FL=FL/2) 갱신된 겹침길이(FL)를 구하는 단계(S6)와,

상기 할당번호 RK가 상기 최저코드 FB와 갱신된 겹침길이 FL를 더한 값 이상인지(RK ≥ FB + FL)를 비교하는 단계(S7)와,

그 비교결과 이상인 경우에는 상기 최저코드 FB를 갱신된 겹침길이 FL에 더하여(FB = FB + FL) 새로운 최저코드 FB를 구하는 단계(S8)와,

상기 할당번호 RK에서 새로운 FB를 감산(RK=RK-FB)하여 새로운 할당번호 RK를 구하는 단계(S9)와,

그 새로운 할당번호 RK가 구해지면 상기 반으로줄인 겹침길이 FL에 대한 새로운 할당번호 RK의 보수값 RK = (FL-1)- RK을 구하는 단계(S10)와,

그리고, 상기 단계(S10)에서의 RK를 상기 갱신된 할당변수 FB와 더하여 할당번호 RK를 다시 구하는 단계(S11)와,

상기 단계 S11에서의 할당번호 RK와 이때의 FL 및 FB등을 이용하여 상기 코드 겹침단계 FS의 횟수만큼 상기 단계 S6에서 S11가지를 반복하여 최종적으로 할당번호 RK를 구하는 것을 특징으로 하는 병렬처리를 위한 코드 분산방법

제 1 항에 있어서, 상기 코드를 할당할 패턴으로부터 할당방향 AD를 구하는 제5단계는,

코드(K)가 입력되면, 할당방향이 순방향인지 역방향인지를 16진수값의 비트 패턴 BP = 0X6996 에 의해 결정하는 단계(S31)와,

코드 K를 프로세서 수 NP 로 나누어서 코드에 대한 몫 DK = K/NP을 구하는 단계(S32)와,

상기 몫 DK 에 대한 16진수값을 구하는 단계(S33)와,

할당방향 AD의 초기값을 순방향 AD=0로 설정하는 단계(S34)와,

AD=AD⊕(B≫D_i) 여기서, Di는 DK의 16진수 자리값이고, ⊕는 배타적 논리합(익스클루시브 오아)로서, AD값을 구하는 단계(S35)와,

상기 단계에서 구해진 할당방향 AD를 출력 하는 단계(S36)를 수행하는 것을 특징으로 하는 병렬처리를 위한 코드 분산방법

제 1 항 내지 제 3항중 어느 한 항에 있어서,

상기 겹침 방식에 의한 코드분산방법은, 질의 코드뿐만아니라 동류코드도 모두 포함하여 상기한 분산벙법에 따른 겹침 형태로 여러 프로세서에 분산시키는 것을 특징으로 하는 병렬처리를 위한 코드 분산방법

입력되는 각각의 코드(K)를 분석하여 겹침 길이와 할당될 프로세서 번호 및 할당방향을 결정하여 제어하는 겹침칩(100)과, 그 겹침칩(100)의 할당길이, 방향 및 프로세서번호에 의거하여 상기 입력된 코드 K를 해당 프로세서에 출력하는 디 멀티플렉서(200)와, 그 디멀티플렉서(200)로 부터 분배되어 제공되는 코드(K)를 처리하는 다수(NP)의 프로세서(0, 1, 2,

제 5 항에 있어서, 상기 겹침칩(100)은,

입력으로부터 코드(K)와 프로세서 개수(NP)를 받고 상수를 저장하는 EPROM(130)으로부터 겹칩 단위(FU)를 받아 처리하는 코드 겹침 단계 계산부(110)와, 초기 RK 계산부(120), 그리고 상수를 저장하는 EPROM(130)으로부터 겹칩비트 패턴(BP)를 받아 할당 방향을 결정하는 할당 방향 결정부(150);

상기의 코드 겹침 단계 계산부(110)로부터 코드 겹침 단계(FS)를 받고 초기 RK 계산부(120)로부터 RK 값을 받으며, 상수를 저장하는 EPROM(130)으로부터 겹침 최저 코드(FB)를 받아 RK 값을 계산하는 반복에 의한 RK 계산부(140);

그 반복에 의한 RK 계산부(140)에서 RK를 받고 할당 방향 결정부(150)에서 할당 방향(AD)을 받아 프로세서 번호(PN)를 결정하는 프로세서 번호 결정부(160)로 구성된 겹침 칩(100)을 특징으로 하는 병렬처리를 위한 코드 분산장치