맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

바이폴라 시모스-디모스 전력 집적회로 소자의 제조방법

  • 기술번호 : KST2015076553
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 고속, 고내압 BCD Power IC 소자의 제조 방법에 관한 것으로서, 3중 매몰층 및 에피층 형성공정, LDPMOS 소자의 드리프트 및 이중 웰 형성 공정, 트랜치 소자 격리 및 싱크(Sink) 확산 공정, HV-NMOS/HV-PMOS/LDNMOS의 드리프트 영역 및 HV-pnp 베이스 영역 동시형성 공정, HS-PSA 베이스 형성 및 문턱전압 조절 공정, 게이트, 다결정실리콘 에미터 전극형성 및 LDD 공정, 측면 산화막 형성 및 소스-드레인 영역형성 공정, 보호산화막 도포 및 금속전극 형성 공정을 수행하여 고주파/고내압/고집적화/고신뢰성화된 구조를 고안함으로써, 휴대폰 및 고속 HDD IC를 비롯한 고품위 정보통신 시스템, 가전제품, 자동차 전자제어 장치 등에 다양하게 사용할 수 있는 효과가 있다.
Int. CL H01L 27/06 (2006.01)
CPC H01L 29/66325(2013.01) H01L 29/66325(2013.01) H01L 29/66325(2013.01) H01L 29/66325(2013.01) H01L 29/66325(2013.01) H01L 29/66325(2013.01)
출원번호/일자 1019970053153 (1997.10.16)
출원인 한국전자통신연구원
등록번호/일자 10-0248372-0000 (1999.12.17)
공개번호/일자 10-1999-0032178 (1999.05.06) 문서열기
공고번호/일자 (20000315) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.10.16)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 구진근 대한민국 대전광역시 유성구
2 남기수 대한민국 대전광역시 유성구
3 구용서 대한민국 서울특별시 강남구
4 이대우 대한민국 대전광역시 유성구
5 노태문 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination		 1997.10.16 수리 (Accepted) 1-1-1997-0168473-41
2 특허출원서
Patent Application		 1997.10.16 수리 (Accepted) 1-1-1997-0168471-50
3 대리인선임신고서
Notification of assignment of agent		 1997.10.16 수리 (Accepted) 1-1-1997-0168472-06
4 등록사정서
Decision to grant		 1999.11.19 발송처리완료 (Completion of Transmission) 9-5-1999-0348200-98
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

출력 드라이버용 고내압 LDPMOS와 LDNMOS, 초고속 아날로그/디지털용 다결정실리콘 에미터를 갖는 고속 npn 바이폴라 트랜지스터, 아날로그용 바이폴라 npn/pnp 트랜지스터, 수 암페어급 VDMOS, 저전압 CMOS 논리소자, 중전압 CMOS 소자 및 제너다이오드로 이루어진 다기능 첨단 지능형 BCD 전력 집적회로 소자의 제조 방법에 있어서,

3층 매몰층 및 에피층을 형성하는 제 1 과정과;

상기 LDPMOS 소자의 드리프트 및 이중 웰을 형성하는 제 2 과정과;

상기 제 2 과정 수행 후 트랜치 소자의 격리 및 싱크 확산을 하는 제 3 과정과;

상기 제 3 과정 수행 후 HV-NMOS/HV-PMOS/LDNMOS의 드리프트 영역 및 HV-pnp 베이스 영역을 동시 형성하는 제 4 과정과;

상기 제 4 과정 수행 후 HS-PSA 베이스 형성 및 문턱전압을 조절하는 제 5 과정과;

상기 제 5 과정 수행 후 게이트, 다결정실리콘 에미터 전극형성 및 LDD를 형성하는 제 6 과정과;

상기 제 6 과정 수행 후 측면 산화막 형성 및 소스-드레인 영역 형성을 하는 제 7 과정과;

상기 제 7 과정 수행 후 보호산화막 도포 및 금속전극 형성의 제 8 과정을 포함하는 것을 특징으로 하는 바이폴라 시모스-디모스 전력 집적회로 소자의 제조 방법

2 2

제 1 항에 있어서, 상기 제 1 과정은

p형 실리콘 웨이퍼 표면위에 선택적 마스크 작업을 통해 HV-pnp/HV-npn/HS-npn/HV-PMOS/LDPMOS/VDMOS 소자 영역에 비소를 주입하고 고온 열처리를 수행하여 제 1 차 매몰층 영역을 형성시키는 제 1 단계와;

제 1 차 매몰층 영역 형성 후 고속 스위칭 특성을 갖는 HS-npn 바이폴라 소자 구현을 위해 HS-npn바이폴라 소자 부분만의 마스킹 작업 수행 후 인을 주입하고 열처리 공정을 거쳐 제 2 차 매몰층 영역을 형성시키는 제 2 단계와;

제 2 단계 수행 후 고내압 pnp 소자의 콜렉터와 접지 영역 구현을 위해 보론을 이온주입하여 제 3차 매몰층 영역 형성 후 연속적으로 에피층을 형성하는 제 3 단계로 이루어진 것을 특징으로 하는 바이폴라 시모스-디모스 전력 집적회로 소자의 제조 방법

3 3

제 1 항에 있어서, 상기 제 3 과정은

이중 트랜치 공정기술을 이용하여 소자를 격리시키고, HV-npn/HS-npn 소자의 콜렉터 전극과 VDMOS 소자의 드레인 전극을 뽑아내기 위해 마스크 작업후 인을 고농도로 이온주입하여 고온 열처리로 싱크 확산을 수행하는 것을 특징으로 하는 바이폴라 시모스-디모스 전력 집적회로 소자의 제조 방법

4 4

제 1 항에 있어서, 상기 제 4 과정은

산화막을 성장시켜 HV-NMOS/LDNMOS 소자의 n-드리프트 영역과 HV-pnp 베이스 영역을 동일 마스크 작업 수행 후 인을 이온주입하고,

보론의 이온주입 후 HV-npn 소자의 베이스 및 HV-PMOS 소자의 p-드리프트 형성을 위해 동일 마스크로 마스크 작업 후 보론을 이온주입한 후 열처리하는 것을 특징으로 하는 바이폴라 시모스-디모스 전력 집적회로 소자의 제조 방법

5 5

제 1 항에 있어서, 상기 제 6 과정은

다결정실리콘을 일정 Å 두께로 도포한 후 비소를 이온주입하고 텅스텐 실리사이드를 증착하는 제 1 단계와;

텅스텐 실리사이드 증착 후 일정 두께의 산화막을 도포한 후 HS-NSA, HV-NMOS/HV-PMOS, NMOS/PMOS, LSNMOS/LDPMOS DMOS 소자의 에미터전극 및 게이트 영역을 정의하고 건식식각하는 제 2 단계와;

저전압 CMOS 소자와 중전압 HV-NMOS, HV-PMOS 소자에 LDD 공정을 동시 적용하기 위하여 상기 NMOS, HV-NMOS 소자 영역을 패턴 정의한 후 비소를 이온주입하고 다시 PMOS 및 HV-PMOS 영역을 정의하고 보론을 이온주입하는 제 3 단계로 이루어진 것을 특징으로 하는 바이폴라 시모스-디모스 전력 집적회로 소자의 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.