맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법

  • 기술번호 : KST2015076580
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 광 소자와 전자 소자를 동일 기판상에 형성하고 결합하여 광 통신 시스템 등에서 전송된 광 신호를 직접 전기 신호로 변환시킬 수 있는 결합 소자의 구조에 관한 것으로, 기존의 광 소자와 전자 소자의 경우에는 각각의 광소자와 전자 소자를 별도로 제작, 패키지하여 모듈로 만들어서 결합하거나 또는 와이어 본딩 등을 이용하여 함께 패키지하는 방법을 이용하였으나 본원 발명은 기판의 일측에 전자 소자로서 이종접합 쌍극자 트랜지스터를 제조하고, 기판의 타측에 광 소자로서 PIN 광 다이오드를 제조하여 서로 전기적으로 연결한 구성을 가지고 있다. 따라서 본원 발명은 전자 소자와 광 소자의 결합, 연결 과정에서 발생하는 각종 기생 성분을 제거할 수 있어 소자의 성능을 향상시킬 수 있다.
Int. CL H01L 27/14 (2006.01) H01L 31/12 (2006.01)
CPC H01L 31/105(2013.01) H01L 31/105(2013.01) H01L 31/105(2013.01) H01L 31/105(2013.01) H01L 31/105(2013.01)
출원번호/일자 1019970058836 (1997.11.07)
출원인 한국전자통신연구원
등록번호/일자 10-0249785-0000 (1999.12.28)
공개번호/일자 10-1999-0038944 (1999.06.05) 문서열기
공고번호/일자 (20000315) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.11.07)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이태우 대한민국 대전광역시 중구
2 박성호 대한민국 대전광역시 유성구
3 박문평 대한민국 대전광역시 유성구
4 염병렬 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent		 1997.11.07 수리 (Accepted) 1-1-1997-0185720-78
2 특허출원서
Patent Application		 1997.11.07 수리 (Accepted) 1-1-1997-0185719-21
3 출원심사청구서
Request for Examination		 1997.11.07 수리 (Accepted) 1-1-1997-0185721-13
4 등록사정서
Decision to grant		 1999.12.17 발송처리완료 (Completion of Transmission) 9-5-1999-0381273-28
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

동일 기판상에 수평 PIN 광 다이오드와 이종접합 쌍극자 트랜지스터를 형성하여 결합한 결합 소자에 있어서,

상기 이종접합 쌍극자 트랜지스터는 반 절연성 화합물 반도체 기판상에 차례로 적층된 버퍼층 박막, 차단 버퍼층 박막 및 광 흡수층 박막을 포함하며,

상기 광 흡수층 박막의 일측 영역에 차례로 적층된 부 컬렉터층 박막, 컬렉터층 박막, 베이스층 박막, 에미터층 박막, 및 캡층 박막을 포함하여 구성되고,

상기 PIN 광 다이오드는 상기 이종접합 트랜지스터의 형성영역에 인접하여 상기 광 흡수층에 말발굽형상으로 서로 이격되어 형성되어 있는 P+ 층 영역 및 N+ 층 영역과,

상기 P+ 층 영역 및 N+ 층 영역의 중간 원심부분에 형성되는 광 흡수층 영역을 포함하여 구성되며,

상기 이종 접합 쌍극자 트랜지스터의 베이스층 박막과 PIN 광 다이오드의 N+ 층 영역이 배선 금속에 의해 전기적으로 접속되는 것을 특징으로하는 결합소자

2 2

제 1 항에 있어서,

상기 차단 버퍼층 박막은 금지 대역폭이 큰 화합물 반도체로 구성된 것을 특징으로 하는 결합 소자

3 3

제 1 항에 있어서,

상기 버퍼층 박막, 차단 버퍼층 박막, 부 버퍼층 박막, 컬렉터층 박막, 베이스층 박막, 에미터층 박막 및 캡층 박막은 각각 갈륨비소, 알루미늄 갈륨비소, 갈륨비소, 알루미늄 갈륨비소, 갈륨비소, 알루미늄 갈륨비소, 인듐 갈륨비소로 구성되는 것을 특징으로 하는 결합 소자

4 4

반 절연성 화합물 반도체 기판상에 버퍼층 박막, 차단 버퍼층 박막, 광 흡수층 박막, 부 컬렉터층 박막, 컬렉터층 박막, 베이스층 박막, 에미터층 박막 및 캡층 박막을 차례로 적층하는 단계와,

상기 베이스층 박막, 부 컬렉터층 박막 및 광 흡수층 박막의 상 표면이 단계적으로 넓은 폭을 가지는 것에 의해 노출되도록 상기 캡층 박막으로부터 부 컬렉터층까지를 소정의 폭으로 패터닝하고,

상기 캡층 박막, 베이스층 박막 및 부 컬렉터층 박막상에 각각 전극을 형성하여 이종 접합 쌍극자 트랜지스터를 제조하는 단계와,

상기 이종접합 쌍극자 트랜지스터에 인접한 광 흡수층 영역에 서로 이격되어 그 사이에 광 흡수층 영역을 두고 대향하는 말발굽 형상의 패턴을 형성하고 그 패턴의 한쪽에 제 1 도전형 불순물을 주입하여 PIN 광 다이오드의 P+층 영역을 형성한 후, 반대쪽 패턴에 제 2 도전형 불순물을 주입하여 PIN 광 다이오드의 N+층 영역을 형성하여 다이오드의 PIN 구조를 형성하고,

상기 P+층 영역과 N+층 영역상에 각각 말발굽 형상을 가지는 P+ 과 N+ 금속 전극을 형성하여 PIN 광 다이오드를 제조하는 단계와,

상기 저항성 베이스 전극과 N+ 금속 전극을 배선 금속으로 접속하는 단계로 이루어지는 수평 구조의 PIN 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자의 제조방법

5 5

제 4 항에 있어서,

상기 차단 버퍼층 박막은 불순물이 도포되지 않은 금지대역폭이 큰 알루미늄 갈륨비소로 형성되는 것을 특징으로 하는 수평 구조의 PIN 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자의 제조방법

6 6

상기 4 항에 있어서,

상기 광 흡수층 박막은 두께가 1 - 2㎛인 불순물이 도포되지 않은 진성 에피층으로 형성되는 것을 특징으로 하는 수평 구조의 PIN 광 다이오드와 이종 접합 쌍극자 트랜지스터의 결합 소자의 제조방법

7 7

제 4 항 또는 제 6 항에 있어서,

상기 P+ 층 박막과 N+ 층 박막의 전극은 원형 또는 방형으로 형성되는 것을 특징으로 하는 수평 구조의 PIN 광 다이오드와 이종 접합 쌍극자 트랜지스터의 결합 소자의 제조방법

8 8

제 4 항에 있어서,

상기 제 1 도전형 불순물은 C 또는 Zn이고, 제 2 도전형 불순물은 Si인 것을 특징으로 하는 수평 구조의 PIN 광 다이오드와 이종 접합 쌍극자 트랜지스터의 결합 소자의 제조방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.