맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

컬렉터 단결정 박막의 과성장을 이용한 쌍극자 트랜지스터 제조방법

  • 기술번호 : KST2015076581
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 쌍극자 트랜지스터의 컬렉터가 형성될 부분을 산화막으로 정의하고 산화막 위로 컬렉터 단결정 박막이 과성장되도록 두껍게 실리콘 단결정 박막을 성장한 다음 소정의 두께가 남도록 과성장된 컬렉터 단결정 박막을 에치백(etch back)하고, 질화막으로 컬렉터 단결정 박막을 마스킹하고 산화막을 습식식각하여 제거한후, 노출된 컬렉터 단결정 박막의 표면에 수백 Å 두께의 열산화막을 성장하고 다시 제거하여 산화막과 컬렉터 단결정 박막사이의 결정 결함을 제거한 다음, 필드 산화막을 성장함으로써 필드 산화막과 컬렉터 단결정 박막의 계면 특성을 개선하였다. 따라서 본 발명은 베이스와 컬렉터간의 누설전류가 감소되고 컬렉터 단결정 박막상에 베이스 단결정 박막을 성장함으로서 양질의 얇은 베이스 단결정 박막의 형성이 가능할 뿐아니라 필드 산화막 위에 비활성 베이스를 형성할 수 있어 베이스-컬렉터간의 접합용량이 감소되어 트랜지스터의 속도 특성이 향상된다.
Int. CL H01L 29/70 (2006.01)
CPC H01L 29/66234(2013.01)
출원번호/일자 1019970058837 (1997.11.07)
출원인 한국전자통신연구원
등록번호/일자 10-0275537-0000 (2000.09.21)
공개번호/일자 10-1999-0038945 (1999.06.05) 문서열기
공고번호/일자 (20010115) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.11.07)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 한태현 대한민국 대전광역시 유성구
2 염병렬 대한민국 대전광역시 유성구
3 조덕호 대한민국 대전광역시 유성구
4 이수민 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent		 1997.11.07 수리 (Accepted) 1-1-1997-0185723-15
2 특허출원서
Patent Application		 1997.11.07 수리 (Accepted) 1-1-1997-0185722-69
3 출원심사청구서
Request for Examination		 1997.11.07 수리 (Accepted) 1-1-1997-0185724-50
4 등록사정서
Decision to grant		 2000.06.29 발송처리완료 (Completion of Transmission) 9-5-2000-0157385-27
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

소정영역에 제 2 도전형의 매몰층이 형성되어 있는 제 1 도전형의 실리콘 기판상에 제 2 도전형의 제 1 컬렉터 단결정 박막을 형성하는 공정과,

상기 매몰층의 일측 상부의 제 1 컬렉터 단결정 박막을 소정의 폭으로 노출시키는 제 1 산화막을 제 1 컬렉터 단결정 박막상에 형성하는 공정과,

상기 노출된 제 1 컬렉터 단결정 박막과 제 1 산화막의 일부에 걸쳐 소정의 폭을 가지는 제 2 도전형의 제 2 컬렉터 단결정 박막을 형성하는 공정과,

상기 제 2 컬렉터 단결정 박막중 제 1 산화막의 상부로 돌출한 부분을 소정의 두께로 식각한 후, 그의 표면을 덮도록 절연막을 형성하는 공정과,

상기 제 1 산화막을 제거하고, 노출된 제 1 과 제 2 컬렉터 단결정 박막의 표면에 제 2 산확막을 형성한후 이를 제거하는 공정과,

상기 매몰층의 타측상부의 제 1 컬렉터 단결정 박막에 제 2 도전형 불순물을 소정의 폭으로 주입하여 컬렉터 싱커를 형성하고, 노출된 제 1 과 제 2 컬렉터 단결정 박막을 열산화하여 필드 산화막을 형성하는 공정과,

상기 절연막을 제거하고 제 2 컬렉터 단결정 박막의 표면에 제 1 도전형 불순물이 도핑된 베이스 단결정 박막을 형성하는 공정과,

상기 필드 산화막과 베이스 단결정 박막의 표면에 제 2 산화막을 형성하고, 상기 제 2 산화막중 활성영역의 상측부분을 제거하여 베이스 단결정 박막을 소정의 폭으로 노출시키는 공정과,

상기 노출된 베이스 단결정 박막상에 제 2 도전형의 다결정 실리콘 박막을 형성 하고 그의 상표면에 질화막을 형성한 후, 그의 측면에 측벽 절연막을 형성하는 공정과,

상기 제 2 산화막을 제거하고 노출된 전표면에 제 1 도전형 불순물을 이온주입한후 열처리하여 에미터와 비활성 베이스를 형성하는 공정을 포함하는 쌍극자 트랜지스터의 제조방법

2 2

제 1 항에 있어서,

상기 절연막은 산화막과 질화막이 적층된 구조로 형성되는 것을 특징으로 하는 쌍극자 트랜지스터 제조방법

3 3

제 1 항에 있어서,

상기 베이스 단결정 박막이 실리콘, 실리콘/실리콘게르마늄, 실리콘/실리콘게르마늄/실리콘, 및 실리콘게르마늄/실리콘 박막중 어느 하나로 구성되는 것을 특징으로 하는 쌍극자 트랜지스터 제조방법

4 4

제 3 항에 있어서,

실리콘게르마늄은 게르마늄의 중량비가 5%-25%로 일정하게 첨가되거나 혹은 컬렉터 단결정 박막쪽에서 에미터쪽으로 선형적으로 감소하는 것을 특징으로 하는 쌍극자 트랜지스터 제조방법

5 5

제 1 항에 있어서,

제 1 산화막은 CVD 방법 또는 열산화(thermal oxidation)방법에 의해 형성되는 것을 특징으로 하는 쌍극자 트랜지스터의 제조방법

6 6

제 1 항에 있어서,

에미터 다결정실리콘 박막에는 형성과 동시에 불순물을 첨가하거나, 또는 형성된 후 불순물 이온을 주입하는 것을 특징으로 하는 쌍극자 트랜지스터의 제조방법

7 7

제 1 항에 있어서,

상기 제 2 산화막의 식각 제거시 측벽 절연막의 하부부분은 제거되지 않고 잔존하는 것을 특징으로 하는 쌍극자 트랜지스터의 제조방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.