고속 디지털 데이터 전송 시스템에서 정렬 지터가 존재하는 고속의 2진데이터 비트를 리타이밍하는 장치에 있어서,

외부에서 입력되는 클럭 펄스를 n-1개의 지연 소자로 지연시켜 첫 번째와 마지막의 클럭 펄스 위상 차이가 외부 클럭 펄스의 주기(T) 보다 크거나 같은 n개의 위상을 갖는 n개의 다중 지연 클럭 펄스를 생성하는 다중 지연 클럭 펄스 생성 수단과;

상기 다중 지연 클럭 펄스 생성 수단으로부터 출력되는 n개의 다중 지연 클럭 펄스들 중에서 외부에서 입력되는 데이터 비트 간격의 중앙에 근접하여 천이가 발생되는 클럭 펄스를 하나 이상 선택하는 데이터 천이 검출 신호를 생성하여 출력하는 천이 검출 수단과;

상기 데이터 천이 수단으로부터 출력된 데이터 천이 검출 신호를 감시하여 데이터 천이 검출 신호가 3개 이상인 경우에는 클럭 펄스 합성에 참여하는 클럭이 1개 이상 3개 미만이 되도록 클럭 펄스를 마스킹하는 클럭 펄스 제어 신호를 생성하여 출력하고, 1개 이상 3개 미만인 경우에는 마스킹하지 않도록하는 클럭 펄스 제어 신호를 생성하여 출력하는 데이터 천이 검출 신호 감시 수단과;

상기 다중 지연 클럭 펄스 생성 수단으로부터 출력되는 다중 지연 클럭 펄스, 상기 데이터 천이 검출 수단으로부터 출력되는 데이터 천이 검출 신호 및 상기 데이터 천이 검출 신호 감시 수단으로부터 출력되는 클럭 펄스 제어 신호로부터 외부에서 입력된 데이터 비트 간격의 중앙에서 합성 클럭 펄스의 천이가 발생하도록 합성하는 클럭 펄스 합성 수단과;

외부로부터 입력된 직렬 데이터를 상기 클럭 펄스 합성 수단에서 합성된 클럭 펄스로 리타이밍하는 D-플립플롭과;

외부에서 입력되는 데이터의 위상이 외부에서 입력되는 클럭 펄스의 한 주기 이상으로 천천히 변할 때, 이를 흡수하여 탈주(slip)가 발생하지 않도록 하고, 상기 리타이밍 수단에서 리타이밍된 데이터를 외부에서 입력된 클럭으로 다시 리타이밍하여 외부 클럭에 동기시켜 출력하는 리타이밍 버퍼수단으로 구성된 것을 특징으로 하는 고속 디지털 데이터 리타이밍 장치

제 1 항에 있어서,

상기 데이터 천이 검출 신호 감시수단은, 다수개의 전가산기들로 구성되어 데이터 천이 검출수단으로부터 출력되는 데이터 천이 검출 신호를 다수개의 전가산기로 전가산하여 합과 캐리로 '0' 또는 '1'의 신호를 출력하는 제 1 전가산부와;

상기 제 1 전가산부로부터 출력되는 신호에 대해 제 1 전가산부 입력단에 1의 개수가 하나 이상 존재함을 나타내는 그룹과 1의 개수가 두 개 이상 존재함을 나타내는 그룹으로 나누어 전가산하여 출력하고, 출력된 합과 캐리에 대해 다시 1의 개수가 하나 이상 존재함을 나타내는 그룹과 1의 개수가 두 개 이상 존재함을 나타내는 그룹과 1의 개수가 네 개 이상 존재함을 나타내는 신호들로 구분하여 이와 같은 그룹을 연쇄적으로 반복 구성함으로써, 최종적으로 두 개의 가산기로 가산하여 합과 캐리와 1의 개수가 네 개 이상 존재함을 나타내는 신호들을 출력하는 제 2 전가산부와;

상기 제 2 전가산부로부터 출력된 합 및 캐리를 논리곱 및 논리합 하여 최종적으로 클럭 펄스 제어 신호를 출력하는 결정부로 구성된 것을 특징으로 하는 고속디지털 데이터 리타이밍 장치