1
트래픽 채널 데이터와 같은 외부 데이터 및 외부 제어 신호를 각각 저장하는 는 제 1 및 제 2 이중 포트 램과, 상기 제 1 이중 포트 램으로부터 입력된 외부 데이터를 확인하거나 또는 입력 데이터를 자체적으로 생성하는 제 1 디지털 신호 처리 칩과, 상기 제 2 이중 포트 램의 출력 중 통신에 필요한 신호를 저장하며 디-인터리버용 이중 포트 램의 결과를 확인하는 기능을 갖는 제 2 디지털 신호 처리 칩과, 복조기로부터 출력된 디-인터리버 입력 데이터를 디-인터리버 입력 데이터 버스를 통하여 입력받아 디-인터리버한 후 저장하는 제 4 이중 포트 램과, 복조기로부터 출력된 디-인터리버 입력 데이터를 디-인터리버하기 위한 디-인터리버용 주소선 및 디-인터리버된 데이터를 출력하기 위한 디-인터리버 출력용 주소선을 제공하는 디-인터리버 회로와, 상기 제 1 디지털 신호 처리 칩 및 제 2 디지털 신호 처리 칩의 출력과 제 3 이중 포트 램으로 입력된 채널 코딩된 외부 데이터 및 제 4 이중 포트 램을 지난 외부 제어 신호를 입력받아 확산을 수행하고, 복조기를 통해 입력된 인터리버된 데이터를 내부의 상기 디-인터리버 회로를 이용하여 디-인터리버를 수행하며, 디지털 신호 처리 제어 회로를 갖는 프로그램 가능 논리 소자와, 상기 프로그램 가능 논리 소자의 출력을 아날로그 변환하는 디지털/아날로그 변환기를 포함하여 구성되는 것을 특징으로 하는 코드분할 다중접속 이동통신용 송신기 시스템의 구조
|