자기정렬된 소오스/드레인을 가지는 CMOS 소자 제조방법에 있어서,

실리콘 기판(51) 위에 순차로 필드 산화막(52), 상기 기판과 소오스/드레인을 격리시키기 위한 격리 산화막(53), 상기 기판에 형성될 소오스/드레인에의 연결을 위한 다결정 실리콘(54) 및 화학 증착 산화막(55)을 형성하는 제 1 공정과;

상기 산화막(55), 다결정 실리콘(54), 산화막(53) 순으로 식각하여 자기정렬된 소오스/드레인의 패턴을 형성하는 제 2 공정과;

상기 형성된 소오스/드레인 영역에 연결 다결정 실리콘(54)으로부터 이온 주입되는 불순물이 기판으로 확산되는 국부적 통로인 다결정 혹은 비정질 실리콘(56)을 형성한 후, 그 위에 질화막(57)을 각각 화학 증착하는 제 3 공정과;

상기 질화막(57)을 다결정 실리콘(56)의 경계부까지 식각하여 게이트의 측벽 스페이서 질화막(58)을 형성하는 제 4 공정과;

소자가 만들어질 채널 부분에서의 결정결함을 제거하기 위해 상기 게이트의 측벽 질화막(58)을 사용하여 남겨진 연결 다결정 실리콘(56)을 제외한 모든 부분을 선택적으로 산화시켜 열산화막(59)을 성장시킨 후 식각하는 제 5 공정과;

상기 식각된 결과물에 게이트 산화막(60)을 형성하고, 이 결과물 전면에 게이트 연결선인 다결정 실리콘(61)을 도포하면서 자기정렬된 소오스/드레인(62)을 완전한 형태로 형성하는 제 6 공정과; 및

상기 게이트 다결정 실리콘(61)을 평탄화한 후, 절연막을 도포하여 1차 금속배선을 형성하는 제 7 공정을 포함하는 것을 특징으로 하는 자기정렬된 소오스/드레인 CMOS 소자 제조방법

제 1 항에 있어서,

상기 확산 통로를 조절하여 기판에 형성되는 소오스/드레인의 접합 깊이를 조절하는 것을 특징으로 하는 자기정렬된 소오스/드레인 CMOS 소자 제조방법

제 1 항에 있어서,

상기 열산화막(59)은 습식식각을 사용하는 것을 특징으로 하는 자기정렬된 소오스/드레인 CMOS 소자 제조방법

제 1 항에 있어서,

상기 게이트 다결정 실리콘(61)은 기계 화학적 연마법으로 평탄화하는 것을 특징으로 하는 자기정렬된 소오스/드레인 CMOS 소자 제조방법

제 4 항에 있어서,

상기 웨이퍼 전체에 걸쳐서 평탄화하는 것을 특징으로 하는 자기정렬된 소오스/드레인 CMOS 소자 제조방법