맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

주파수 합성기용 동기 검출회로

  • 기술번호 : KST2015076678
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 이동 통신 주파수 합성기에서 빠른 동기 시간을 갖는 구간과 낮은 위상 잡음을 갖도록하기 위해 주파수 동기 상태를 검출하는 동기 검출회로에 관한 것으로서, 주파수 합성부에서 발생한 주파수 신호를 입력하여 지연시켜 출력하는 지연회로와, 상기 지연회로의 출력 신호를 반전시켜 출력하는 인버터와, 상기 인버터의 출력 신호와 주파수 합성부에서 발생한 주파수 신호를 입력하여 논리곱하여 출력하는 AND 게이트와, 기준 주파수 신호를 입력하여 상기 지연회로보다 1/2*D(D : 지연회로(201)의 지연시간)만큼 적은 지연시간으로 지연시켜 출력하는 1/2 지연회로와, 상기 1/2 지연회로의 출력 신호를 클럭 신호로 입력하고, 상기 AND 게이트의 출력 신호를 입력하여 지연시켜 출력하는 D 플립플롭과, 상기 D 플립플롭이 로직 하이 상태인지를 판별하고 전압을 생성하는 아날로그 적분 회로와, 상기 아날로그 적분 회로에서 생성한 전압에 위/아래 문턱 전압을 두어 잡음에 영향이 적은 최종 출력 디지털 로직을 발생시키는 히스테리시스 게이트(206)로 구성된 주파수 합성기용 동기 검출 방법 및 그 회로를 제공함으로써, 동기 검출기를 구현하는 게이트 수를 줄여 전력 소모를 감소시키고, 칩에서 차지하는 면적을 줄여 원가의 절감 및 통신회로에서 가장 중요한 잡음을 감소시켜, 통신용 칩에서 요구하는 저전력과 저잡음 특성에 적용할 수 있는 효과가 있다.
Int. CL H04L 7/00 (2010.01)
CPC H04L 7/0008(2013.01) H04L 7/0008(2013.01)
출원번호/일자 1019970071625 (1997.12.22)
출원인 한국전자통신연구원
등록번호/일자 10-0243352-0000 (1999.11.16)
공개번호/일자 10-1999-0052176 (1999.07.05) 문서열기
공고번호/일자 (20000201) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1997.12.22)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이종렬 대한민국 대전광역시 유성구
2 권종기 대한민국 대전광역시 서구
3 오창준 대한민국 대전광역시 유성구
4 김욱 대한민국 서울특별시 종로구
5 송원철 대한민국 대전광역시 유성구
6 김경수 대한민국 대전광역시 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination		 1997.12.22 수리 (Accepted) 1-1-1997-0223617-54
2 특허출원서
Patent Application		 1997.12.22 수리 (Accepted) 1-1-1997-0223615-63
3 대리인선임신고서
Notification of assignment of agent		 1997.12.22 수리 (Accepted) 1-1-1997-0223616-19
4 등록사정서
Decision to grant		 1999.10.26 발송처리완료 (Completion of Transmission) 9-5-1999-0321260-40
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

이동 통신 주파수 합성기에서 빠른 동기 시간을 갖는 구간과 낮은 위상 잡음을 갖도록하기 위해 주파수 동기 상태를 검출하는 동기 검출회로에 있어서,

주파수 합성부(100)에서 발생한 주파수 신호를 입력하여 지연시켜 출력하는 지연회로(201)와;

상기 지연회로(201)로부터 출력된 신호를 반전시켜 출력하는 인버터(302)와;

상기 인버터(302)로부터 출력된 신호와 주파수 합성부(100)에서 발생한 주파수 신호를 입력하여 논리곱하여 출력하는 AND 게이트(203)와;

기준 주파수 신호를 입력하여 상기 지연회로(201)보다 1/2*D(D : 지연회로(201)의 지연시간)만큼 적은 지연시간으로 지연시켜 출력하는 1/2 지연회로(204)와;

상기 1/2 지연회로(204)의 출력 신호를 클럭 신호로 입력하고, 상기 AND 게이트(203)의 출력 신호를 입력하여 지연시켜 출력하는 D 플립플롭(205)과;

상기 D 플립플롭(205)이 로직 하이 상태인지를 판별하고 전압을 생성하는 아날로그 적분 회로(210)와;

상기 아날로그 적분 회로(210)에서 생성한 전압에 위/아래 문턱 전압을 두어 잡음에 영향이 적은 최종 출력 디지털 로직을 발생시키는 히스테리시스 게이트(206)로 구성된 것을 특징으로 하는 주파수 합성기용 동기 검출회로

2 2

제 1 항에 있어서,

상기 아날로그 적분 회로(210)는, 상기 D 플립플롭(205)의 출력 신호가 하이일 경우에는 오프되고, 로우일 경우에는 온되는 트랜지스터(211)와;

아날로그 적분 회로(210)에 전류를 공급하는 전류원(212)과;

상기 트랜지스터(211)가 온되면 충전하고, 트랜지스터(211)가 오프되면 방전하는 캐패시터(213)로 구성된 것을 특징으로 하는 주파수 합성기용 동기 검출회로

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.