요약 | 본 발명은 화합물 반도체 이종접합 쌍극자 트랜지스터 제조 방법에 관한 것으로, 반절연 화합물 반도체 기판에 부콜렉터, 콜렉터, 베이스, 에미터, 에미터캡 에피층을 순차적으로 성장시키는 단계와, 절연막을 웨이퍼 전면에 증착 하고 감광막을 마스크로 하여 에미터 측벽영역의 절연막을 식각 하는 단계와, 절연막을 마스크로 하여 식각된 절연막 하부의 에미터캡층과 에미터층을 화학 식각하는 단계와, 식각된 에미터캡층과 에미터층 영역에 도핑시키지 않은 화합물 반도체층을 에미터캡층 높이까지 재성장시키는 단계와, 절연막을 전부 식각하고 감광막을 마스크로 하여 재성장시킨 에미터캡층과 에미터층 외부의 에미터캡층과 에미터층을 식각하는 단계와, 리프트 오프(lift-off)법에 의해 에미터 전극과 베이스 전극을 동시에 형성시키는 단계와, 감광막을 마스크로 하여 베이스층과 콜렉터층을 식각하는 단계 및 리프트 오프법에 의해 콜렉터 전극을 형성하는 단계로 이루어져, 이종접합쌍극자 트랜지스터의 에미터 면적이 감소함에 따라 전류이득이 감소하는 에미터 크기 효과(size effect)를 감소시킬 수 있다. |
---|---|
Int. CL | H01L 29/73 (2006.01) |
CPC | H01L 29/737(2013.01) H01L 29/737(2013.01) H01L 29/737(2013.01) H01L 29/737(2013.01) |
출원번호/일자 | 1019980026478 (1998.07.01) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0275496-0000 (2000.09.21) |
공개번호/일자 | 10-2000-0007258 (2000.02.07) 문서열기 |
공고번호/일자 | (20001215) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1998.07.01) |
심사청구항수 | 7 |