요약 | 본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 제 1 금속 장벽층, 금속층 및 제 2 금속 장벽층으로 이루어진 금속 배선을 형성한 후, 전체 구조 상부에 제 3 금속 장벽층을 형성하고 플라즈마 에치-백 공정을 실시하여 금속 배선 측면에 금속 스페이서를 형성하는 것으로 이루어지는 반도체 소자의 금속 배선 형성 방법이 제시된다. |
---|---|
Int. CL | H01L 21/28 (2006.01) |
CPC | H01L 21/76841(2013.01) H01L 21/76841(2013.01) |
출원번호/일자 | 1019980032220 (1998.08.07) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0296708-0000 (2001.05.14) |
공개번호/일자 | 10-2000-0013387 (2000.03.06) 문서열기 |
공고번호/일자 | (20010807) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1998.08.07) |
심사청구항수 | 4 |