맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

이종접합 쌍극자 트랜지스터를 이용한 집적화된 주입논리 소자제조 방법

  • 기술번호 : KST2015076897
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 I2L 소자를 구성하는 pnp 쌍극자 트랜지스터와 콜렉터 상층구조 이종접합 쌍극자 트랜지스터 각각에 대하여 전류이득이 크고, 평탄화된 구조를 갖도록 하는 I2L 소자 제조방법을 제공하고자 하는 것으로, 이를 위한 본 발명의 I2L 소자 제조방법은, 첫째, 콜렉터 상층구조 Npn 이종접합 쌍극자 트랜지스터의 에미터층까지 깊게, 그리고 수평적으로 형성된 콜렉터 및 에미터 영역을 갖도록 pnp 쌍극자 트랜지스터를 형성할수 있어, 단면적이 증가하므로 전류이득을 증가시킬수 있게 하고, 둘째, 입력전극 및 출력전극과 더불어 접지전극이 기판의 동일한 일면에 형성되도록 하여 완전한 평탄화를 이룰수 있도록 하며, 셋째, 수평 pnp 쌍극자 트랜지스터의 베이스가 콜렉터 상층구조 Npn 이종접합 쌍극자 트랜지스터의 콜렉터층이 아닌 별도의 에피층에 형성되도록 하여 수평 pnp 쌍극자 트랜지스터의 베이스 영역의 n형 불순물 도핑농도를 최적화하여, 수평 pnp 쌍극자 트랜지스터의 베이스 영역의 저항을 낮추고, 베이스-콜렉터 접합의 파괴전압 및 전류이득을 증가시킬 수 있다.
Int. CL H01L 29/737 (2006.01)
CPC H01L 29/66242(2013.01) H01L 29/66242(2013.01)
출원번호/일자 1019980045267 (1998.10.28)
출원인 한국전자통신연구원
등록번호/일자 10-0281556-0000 (2000.11.18)
공개번호/일자 10-2000-0027352 (2000.05.15) 문서열기
공고번호/일자 (20010215) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1998.10.28)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박문평 대한민국 대전광역시 유성구
2 이태우 대한민국 대전광역시 중구
3 박성호 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 1998.10.28 수리 (Accepted) 1-1-1998-0386610-03
2 대리인선임신고서
Notification of assignment of agent		 1998.10.28 수리 (Accepted) 1-1-1998-0359676-72
3 출원심사청구서
Request for Examination		 1998.10.28 수리 (Accepted) 1-1-1998-0359677-17
4 등록사정서
Decision to grant		 2000.10.30 발송처리완료 (Completion of Transmission) 9-5-2000-0278384-31
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

이종접합 쌍극자 트랜지스터를 이용한 I2L 소자 제조방법에 있어서,

화합물반도체층 상에 제1도전형의 에미터캡층 및 에미터층, 제2도전형의 베이스층, 제1도전형의 콜렉터층 및 부콜렉터층을 순차적으로 형성하는 단계;

제1 쌍극자 트랜지스터의 활성영역 이외 영역의 상기 부콜렉터층, 상기 콜렉터층 및 상기 베이스층을 선택적으로 식각 제거하는 단계;

상기 식각에 의해 노출된 상기 에미터층 상에 제1도전형의 에피층을 형성하는 단계;

제2도전형 불순물 이온주입을 실시하되, 적어도 두 개의 콜렉터층으로 분리하기 위하여 상기 제1 쌍극자 트랜지스터의 활성영역에 적어도 한군데 상기 이온주입이 이루어지고, 수평적인 접합의 제2 쌍극자 트랜지스터를 형성하기 위하여 상기 에피층 영역에 적어도 두군데 상기 이온주입이 이루어지며, 상기 이온주입 깊이가 상기 에미터층의 표면까지 이루어지도록 하는 단계;

상기 제1 쌍극자 트랜지스터와 상기 제2 쌍극자 트랜지스터를 덮는 마스크를 이용하여, 상기 에미터층을 관통하도록 제1도전형의 불순물 이온주입을 실시하는 단계; 및

상기 제2도전형 불순물 이온주입된 영역과, 상기 부콜렉터층에 각각 입력전극, 출력전극, 주입전극을 형성하는 단계

를 포함하여 이루어진 I2L 소자 제조방법

2 2

제1항에 있어서,

상기 에피층은 두께가 상기 베이스층, 상기 콜렉터층 및 상기 부쿨렉터층을 합한 것과 갖도록 형성하는 것을 특징으로 하는 I2L 소자 제조방법

3 3

제1항 또는 제2항에 있어서,

상기 제2도전형 불순물은 Be+ 이온임을 특징으로 하는 I2L 소자 제조방법

4 4

제1항 또는 제2항에 있어서,

상기 제1도전형 불순물은 Si+ 이온임을 특징으로 하는 I2L 소자 제조방법

5 5

이종접합 쌍극자 트랜지스터를 이용한 I2L 소자 제조방법에 있어서,

화합물반도체층 상에 제1도전형의 에미터캡층 및 에미터층, 제2도전형의 베이스층, 제1도전형의 콜렉터층, 및 부콜렉터층을 순차적으로 형성하는 단계;

제1 쌍극자 트랜지스터의 활성영역 이외 영역의 상기 부콜렉터층, 상기 콜렉터층, 상기 베이스층 및 상기 에미터층을 선택적으로 식각 제거하는 단계;

상기 식각에 의해 노출된 상기 에미터캡층 상에 두께가 상기 에미터층과 같은 비도핑된 제1에피층을 형성하는 단계;

상기 제1에피층 상에 제1도전형의 제2에피층을 형성하는 단계;

제2도전형 불순물 이온주입을 실시하되, 적어도 두 개의 콜렉터층으로 분리하기 위하여 상기 제1 쌍극자 트랜지스터의 활성영역에 적어도 한군데 상기 이온주입이 이루어지고, 수평적인 접합의 제2 쌍극자 트랜지스터를 형성하기 위하여 상기 제2에피층 영역에 적어도 두군데 상기 이온주입이 이루어지며, 상기 이온주입 깊이가 상기 에미터층 및 상기 제1에피층의 표면까지 이루어지도록 하는 단계;

상기 제1 쌍극자 트랜지스터와 상기 제2 쌍극자 트랜지스터를 덮는 마스크를 이용하여, 상기 제1 및 제2에피층을 관통하도록 제1도전형의 불순물 이온주입을 실시하는 단계; 및

상기 제2도전형 불순물 이온주입된 영역과, 상기 부콜렉터에 각각 입력전극, 출력전극, 접지전극을 형성하는 단계

를 포함하여 이루어진 I2L 소자 제조방법

6 6

제5항에 있어서,

상기 제2에피층은 두께가 상기 베이스층, 상기 콜렉터층, 및 상기 부콜렉터층을 합한 것과 갖도록 형성하는 것을 특징으로 하는 I2L 소자 제조방법

7 7

제5항 또는 제6항에 있어서,

상기 제2도전형 불순물은 Be+ 이온임을 특징으로 하는 I2L 소자 제조방법

8 8

제5항 또는 제6항에 있어서,

상기 제1도전형 불순물은 Si+ 이온임을 특징으로 하는 I2L 소자 제조방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.