1 |
1
고속 위상동기루프에 인가되는 기준신호와 고속 위상동기루프로부터 발진되는 발진신호 간의 위상 및 주파수 차를 검출하기 위한 위상 및 주파수 검출기에 있었서, 상기 기준신호를 래치하여 제 1 출력단으로 출력하는 제 1 래치수단; 상기 발진신호를 래치하여 제 2 출력단으로 출력하는 제 2 래치수단; 상기 기준신호와 발진신호를 입력받아, 상기 제 1 및 제 2 래치수단의 리셋 상태시 신호 레벨이 변화 상태에 있는 현재의 상기 기준신호와 발진신호가 출력되는 것을 방지하는 입력신호 차단수단; 상기 제 1 및 제 2 래치수단의 출력신호를 입력받아 리셋신호를 발생하기 위한 리셋신호 발생수단; 상기 리셋신호에 따라, 상기 제 1 래치수단을 리셋시키기 위한 제 1 리셋수단; 및 상기 리셋신호에 따라, 상기 제 2 래치수단을 리셋시키기 위한 제 2 리셋수단 을 포함하여 이루어진 위상 및 주파수 검출기
|
2 |
2
제 1 항에 있어서, 상기 입력신호 차단수단은, 상기 기준신호와 발진신호를 논리합하여 상기 제 1 및 제 2 래치수단으로 출력하는 논리합 연산수단 을 포함하여 이루어진 위상 및 주파수 검출기
|
3 |
3
제 1 항에 있어서, 상기 리셋신호 발생수단은, 상기 제 1 및 제 2 래치수단의 출력신호를 논리곱하여 상기 제 1 및 제 2 리셋수단으로 출력하는 논리곱 연산수단 을 포함하여 이루어진 위상 및 주파수 검출기
|
4 |
4
제 1 항에 있어서, 상기 제 1 리셋수단은, 게이트가 상기 리셋신호 발생수단의 출력단에 연결되고, 드레인이 상기 제 1 래치수단의 출력단에 연결되며, 소오스가 접지에 연결된 NMOS 트랜지스터 를 포함하여 이루어진 위상 및 주파수 검출기
|
5 |
5
제 1 항에 있어서, 상기 제 2 리셋수단은, 게이트가 상기 리셋신호 발생수단의 출력단에 연결되고, 드레인이 상기 제 2 래치수단의 출력단에 연결되며, 소오스가 접지에 연결된 NMOS 트랜지스터 를 포함하여 이루어진 위상 및 주파수 검출기
|
6 |
6
제 1 항 내지 제 5 항중 어느 한 항에 있어서, 상기 제 1 및 제 제 2 래치수단은 각각, 다이내믹(Dynamic) D-래치(Latch) 회로인 것을 특징으로 하는 위상 및 주파수 검출기
|
7 |
7
고속 위상동기루프에 인가되는 기준신호와 고속 위상동기루프로부터 발진되는 발진신호 간의 위상 및 주파수 차를 검출하기 위한 위상 및 주파수 검출기에 있었서, 상기 기준신호를 래치하여 제 1 출력단으로 출력하는 제 1 래치수단; 상기 발진신호를 래치하여 제 2 출력단으로 출력하는 제 2 래치수단; 상기 제 2 래치수단의 출력신호를 입력받아, 상기 제 1 래치수단의 리셋 상태시 신호 레벨이 변화 상태에 있는 현재의 상기 기준신호가 출력되는 것을 방지하는 기준신호 차단수단; 상기 제 1 래치수단의 출력신호를 입력받아, 상기 제 2 래치수단의 리셋 상태시 신호 레벨이 변화 상태에 있는 현재의 상기 발진신호가 출력되는 것을 방지하는 발진신호 차단수단; 상기 기준신호와 발진신호를 입력받아 리셋신호를 발생하기 위한 리셋신호 발생수단; 상기 리셋신호에 따라, 상기 제 1 래치수단을 리셋시키기 위한 제 1 리셋수단; 및 상기 리셋신호에 따라, 상기 제 2 래치수단을 리셋시키기 위한 제 2 리셋수단 을 포함하여 이루어진 위상 및 주파수 검출기
|
8 |
8
제 7 항에 있어서, 상기 기준신호 차단수단은, 상기 제 2 래치수단의 출력신호를 반전하여 상기 제 1 래치수단으로 출력하는 반전수단 을 포함하여 이루어진 위상 및 주파수 검출기
|
9 |
9
제 7 항에 있어서, 상기 발진신호 차단수단은, 상기 제 1 래치수단의 출력신호를 반전하여 상기 제 2 래치수단으로 출력하는 반전수단 을 포함하여 이루어진 위상 및 주파수 검출기
|
10 |
10
제 7 항에 있어서, 상기 리셋신호 발생수단은, 상기 기준신호와 발진신호를 부정논리합하여 상기 제 1 및 제 2 리셋수단으로 출력하는 부정논리합 연산수단 을 포함하여 이루어진 위상 및 주파수 검출기
|
11 |
11
제 7 항에 있어서, 상기 제 1 리셋수단은, 게이트가 상기 리셋신호 발생수단의 출력단에 연결되고, 드레인이 상기 제 1 래치수단의 출력단에 연결되며, 소오스가 접지에 연결된 NMOS 트랜지스터 를 포함하여 이루어진 위상 및 주파수 검출기
|
12 |
12
제 7 항에 있어서, 상기 제 2 리셋수단은, 게이트가 상기 리셋신호 발생수단의 출력단에 연결되고, 드레인이 상기 제 2 래치수단의 출력단에 연결되며, 소오스가 접지에 연결된 NMOS 트랜지스터 를 포함하여 이루어진 위상 및 주파수 검출기
|
13 |
13
제 7 항 내지 제 12 항중 어느 한 항에 있어서, 상기 제 1 및 제 제 2 래치수단은 각각, 다이내믹(Dynamic) D-래치(Latch) 회로인 것을 특징으로 하는 위상 및 주파수 검출기
|