4
트렌치형 게이트 전극을 갖는 전력소자 제조 방법에 있어서, 반도체 기판 내에 적층구조를 이루는 제1 도전형의 드레인층, 제1 도전형의 드리프트층(drift layer), 제2 도전형의 채널층 및 제1 도전형의 소오스층을 형성하는 제1 단계; 상기 소오스층 상에 제1 산화막을 형성하는 제2 단계; 상기 제1 산화막, 상기 소오스층 및 상기 채널층을 선택적으로 식각하여 그 바닥에 상기 드리프트층을 노출시키고 그 측벽에 상기 제1 산화막, 상기 드레인층 및 상기 채널층을 노출시키는 제1 트렌치를 형성하는 제3 단계; 상기 제3 단계가 완료된 전체 구조상에 산화방지막을 형성하고, 상기 산화방지막을 식각하여 상기 제1 트렌치 측벽에 산화방지막 스페이서를 형성하는 제4 단계; 상기 제1 트렌치 바닥의 상기 드리프트층을 선택적으로 식각하여 그 바닥에 상기 드리프트층을 노출시키며 그 측벽에 상기 산화방지막 스페이서 및 상기 드리프트층을 노출시키는 제2 트렌치를 형성하는 제5 단계; 상기 제5 단계가 완료된 전체 구조상에 다결정 실리콘막 및 감광막을 차례로 형성하는 제6 단계; 상기 감광막 및 상기 다결정 실리콘막을 식각하여 상기 산화방지막 스페이서를 노출시키고 상기 감광막을 제거하여, 상기 다결정 실리콘막을 상기 제2 트렌치의 바닥 및 측벽의 상기 드리프트층 상에 잔류시키는 제7 단계; 상기 다결정 실리콘막을 산화시켜 제2 산화막을 형성하는 제8 단계; 상기 제1 산화막 및 상기 산화방지막 스페이서를 제거하여 상기 소오스층 및 상기 채널층의 측벽을 노출시키는 제9 단계; 상기 제9 단계에서 노출된 상기 소오스층 및 상기 채널층 측벽에 상기 제2 산화막보다 얇은 두께를 갖는 게이트 산화막을 형성하는 제10 단계; 및 상기 제2 트렌치 내에 전도막을 매립하여 게이트 전극을 형성하는 제11 단계 를 포함하는 트렌치형 게이트 전극을 갖는 전력소자 제조 방법
|
