맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

멀티칩모듈기판및그제조방법

  • 기술번호 : KST2015076976
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 베이스 기판 상에 그라운드층, 전원층, 제 1 신호층, 제 2 신호층 및 패드층이 순차적으로 적층되고, 신호층의 임의의 부분에 저항이 형성된 저항 내장형 멀티 칩 모듈(MCM) 기판 및 그 제조 방법에 관하여 기재된다. 본 발명에서, 베이스 기판은 실리콘 웨이퍼를 사용하고, 각 층의 금속선은 타이타늄과 구리가 적층된 씨드 메탈층(seed metal layer)위에 메인 메탈층(main metal layer)으로 구리를 도금하여 형성되며, 저항은 낮은 온도의 서멀 에버퍼레이터(thermal evaporator) 방식에 의해 니켈크롬(NiCr)을 증착 하여 형성된다. 또한, 본 발명에서는 각 층 사이마다 절연막이 형성되는데, 이 절연막으로 유전율이 낮은 감광성 벤조싸이클로부텐(photosensitive BCB)을 사용한다. 이와 같이, 본 발명은 수동 소자인 저항을 멀티 칩 모듈 기판에 내장시키므로써, 멀티 칩 모듈 기판의 배선 밀도(interconnect density)를 높일 수 있어 멀티 칩 모듈 기판의 크기를 축소시킬 수 있을 뿐만 아니라 멀티 칩 모듈의 신호 속도를 빠르게 할 수 있다. 또한, 본 발명은 베이스 기판, 각 층들 및 절연막이 변형되지 않는 온도에서 증착 가능한 니켈크롬으로 저항을 형성하므로써, 공정 안정성이 보장되어 멀티 칩 모듈 기판에 저항을 용이하게 내장시킬 수 있다. 기판, 절연막, 저항, 멀티 칩 모듈
Int. CL H05K 3/00 (2006.01)
CPC H05K 1/184(2013.01) H05K 1/184(2013.01) H05K 1/184(2013.01) H05K 1/184(2013.01)
출원번호/일자 1019980037942 (1998.09.15)
출원인 한국전자통신연구원
등록번호/일자 10-0301107-0000 (2001.06.21)
공개번호/일자 10-2000-0019704 (2000.04.15) 문서열기
공고번호/일자 (20010906) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1998.09.15)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 주철원 대한민국 대전광역시 유성구
2 이상복 대한민국 대전광역시 유성구
3 이영민 대한민국 대전광역시 유성구
4 박성수 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)
2 최승민 대한민국 서울특별시 중구 통일로 **, 에이스타워 *층 (순화동)(법무법인 세종)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 1998.09.15 수리 (Accepted) 1-1-1998-0114860-43
2 출원심사청구서
Request for Examination		 1998.09.15 수리 (Accepted) 1-1-1998-0114862-34
3 대리인선임신고서
Notification of assignment of agent		 1998.09.15 수리 (Accepted) 1-1-1998-0114861-99
4 의견제출통지서
Notification of reason for refusal		 2000.06.21 발송처리완료 (Completion of Transmission) 9-5-2000-0143219-95
5 의견서
Written Opinion		 2000.08.21 수리 (Accepted) 1-1-2000-5250296-69
6 명세서등보정서
Amendment to Description, etc.		 2000.08.21 보정승인 (Acceptance of amendment) 1-1-2000-5250297-15
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
8 등록사정서
Decision to grant		 2001.05.31 발송처리완료 (Completion of Transmission) 9-5-2001-0144269-70
9 FD제출서
FD Submission		 2001.06.22 수리 (Accepted) 2-1-2001-5103821-40
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
11 [대리인사임]대리인(대표자)에 관한 신고서
[Resignation of Agent] Report on Agent (Representative)		 2008.11.06 수리 (Accepted) 1-1-2008-5055004-78
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

베이스 기판 상에 산화막, 그라운드층, 제 1 절연막, 전원층, 제 2 절연막, 제 1 신호층, 제 3 절연막, 제 2 신호층, 제 4 절연막 및 패드층이 순차적으로 적층되되, 상기 각 층들은 상기 패드층에 비아 콘택을 통해 전기적으로 연결되며, 상기 제 1 및 제 2 신호층중 어느 하나의 신호층에 저항이 형성되어 구성된 것을 특징으로 하는 멀티 칩 모듈 기판

2 2

제 1 항에 있어서,

상기 베이스 기판은 실리콘 웨이퍼이고, 상기 제 1, 제 2, 제 3 및 제 4 절연막 각각은 벤조싸이클로부텐으로 형성되며, 상기 저항은 니켈크롬으로 형성된 것을 특징으로 하는 멀티 칩 모듈 기판

3 3

제 1 항에 있어서,

상기 그라운드층, 전원층, 제 1 신호층, 제 2 신호층 및 패드층 각각은 씨드 메탈층과 메인 메탈층의 적층 구조인 것을 특징으로 하는 멀티 칩 모듈 기판

4 4

제 3 항에 있어서,

상기 씨드 메탈층은 타이타늄과 구리를 적층하여 형성되고, 상기 메인 메탈층은 구리로 형성된 것을 특징으로 하는 멀티 칩 모듈 기판

5 5

베이스 기판 상에 산화막을 형성한 후 상기 산화막 상에 제 1 씨드 메탈층 및 제 1 메인 메탈층이 순차적으로 적층된 그라운드층을 형성하는 단계;

상기 그라운드층 상에 제 1 절연막을 형성한 후 상기 제 1 메인 메탈층이 노출되도록 제 1 절연막의 선택된 부분에 제 1 비아 홀을 형성하는 단계;

상기 제 1 비아 홀을 포함하는 제 1 절연막 전체 상부면에 제 2 씨드 메탈층 및 제 2 메인 메탈층이 순차적으로 적층된 전원층을 형성하는 단계;

상기 전원층상에 제 2 절연막을 형성한 후 상기 제 2 절연막 일부분에 제 2 비아홀을 형성하는 단계;

감광막을 이용한 식각공정으로 상기 제 2 절연막상의 선택된 부분에 저항을 형성하는 단계;

상기 저항 및 제 2 비아홀을 포함하는 제 2 절연막 전체 상부면에 제 3 씨드 메탈층 및 제 1 감광막을 순차적으로 형성한 후 상기 저항의 양단부와 겹치는 위치의 상기 제 1 감광막 일부를 제거하여 상기 제 3 씨드 메탈층이 노출되도록 개방부를 형성하는 단계;

상기 개방부에 제 3 메인 메탈층을 매립한 후 상기 제 1 감광막을 제거하는 단계;

상기 제 3 메인 메탈층을 시각마스크로 이용하여 제 3 씨드 메탈층 일부를 제거하여 상기 제 3 씨드 메탈층 및 제 3 메인 메탈층이 적층된 제 1 신호층을 형성하는 단계

상기 제 2 신호층을 포함하는 전체 상부면에 제 3 절연막을 형성한 후 상기 제 3 절연막 일부를 제거하여 제 3 비아 홀을 형성하는 단계;

전체 상부면에 제 4 씨드 메탈층 및 제 2 감광막을 순차적으로 형성한 후 상기 제 2 감광막 일부를 제거하여 상기 제 4 씨드 메탈층이 노출되도록 개방부를 형성하는 단계;

상기 개방부에 제 4 메인 메탈층을 매립한 후 상기 제 2 감광막을 제거하는 단계;

상기 제 4 메인 메탈층을 식각마스크로 이용하여 제 4 씨드 메탈층 일부를 제거하여 상기 제 4 씨드 메탈층 및 제 4 메인 메탈층이 적층된 제 2 신호층을 형성하는 단계;

상기 제 2 신호층을 포함하는 전체 상부면에 제 4 절연막을 형성한 후 상기 제 4 절연막 일부를 제거하여 제 4 비아 홀을 형성하는 단계;

전체 상부면에 제 5 씨드 메탈층 및 제 3 감광막을 순차적으로 형성한 후 상기 제 3 감광막 일부를 제거하여 상기 제 5 씨드 메탈층이 노출되도록 개방부를 형성하는 단계;

상기 개방부에 제 5 메인 메탈층을 매립한 후 상기 제 3 감광막을 제거하는 단계; 및

상기 제 5 메인 메탈층을 식각마스크로 이용하여 제 5 씨드 메탈층 일부를 제거하여 상기 제 5 씨드 메탈층 및 제 5 메인 메탈층이 적층된 패드층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

6 6

제 5 항에 있어서,

상기 베이스 기판은 실리콘 웨이퍼인 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

7 7

제 5 항에 있어서,

상기 제 1, 제 2, 제 3, 제 4 및 제 5 씨드 메탈층 각각은 전자 빔 에버퍼레이터 방식으로 상온에서 타이타늄을 증착하고, 증착된 타이타늄 상에 유기금속 화학적 기상 증착 방식으로 상온에서 구리를 증착하여 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

8 8

제 5 항에 있어서,

상기 제 1, 제 2, 제 3, 제 4 및 제 5 씨드 메탈층 각각은 스퍼터 방식으로 상온에서 타이타늄과 구리를 순차적으로 증착하여 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

9 9

제 5 항에 있어서,

상기 제 1, 제 2, 제 3, 제 4 및 제 5 메인 메탈층 각각은 전기 도금 방식으로 상온에서 구리를 도금하여 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

10 10

제 5 항에 있어서,

상기 제 1, 제 2, 제 3 및 제 4 절연막 각각은 유전율이 낮은 폴리이미드인 벤조싸이클로부텐을 상온에서 코팅하고 250℃온도에서 경화하여 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

11 11

제 5 항에 있어서,

상기 저항은 저항이 형성될 부분이 개방된 개방부를 갖는 감광막을 상기 제 2 절연막 상에 형성한 후, 서멀 에버퍼레이터 방식으로 상온에서 니켈크롬을 증착하고;

리프트-오프 공정을 통해 상기 감광막과 그 위에 증착된 상기 니켈크롬을 동시에 제거하고, 이로 인하여 상기 개방부의 상기 제 2 절연막 상에 존재하는 니켈크롬이 남아 형성되는 것을 특징으로 하는 멀티 칩 모듈 기판 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.