1 |
1
소자격리 산화막에 의해 트랜지스터의 활성영역이 정의된 반도체 기판의 활성영역 상에 MFIS(Metal-Ferroelectric-Insulator-Silicon) 구조의 게이트를 구비한 단일 강유전체 전계효과 트랜지스터에 있어서, 상기 MFIS형 게이트 구조는, 그 하부로부터 게이트 산화막; 상기 게이트 산화막 상에 형성된 바륨-티타늄-나이오븀 산화물(Ba-Ti-Nb-O)의 강유전 박막; 상기 Ba-Ti-Nb-O의 강유전 박막 상에 형성된 금속 게이트 전극; 및 상기 게이트의 전표면 상에 형성된 보호막을 포함한 것을 특징으로 하는 강유전체 전계효과 트랜지스터
|
2 |
2
제 1 항에 있어서, 상기 게이트 산화막은, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), CeO2, Ta2O3, 또는 ZrO2로 이루어진 일군의 산화물 그룹 가운데 선택된 어느 하나의 산화물로 이루어지는 것을 특징으로 하는 강유전체 전계효과 트랜지스터
|
3 |
3
제 1 항에 있어서, 상기 바륨-티타늄-나이오븀 산화물의 강유전 박막과 상기 게이트 산화막과의 사이에 전도성 박막을 추가로 형성하여 MFMIS 형의 게이트 구조를 형성한 것을 특징으로 하는 강유전체 전계효과 트랜지스터
|
4 |
4
제 3 항에 있어서, 상기 전도성 박막은, 백금(Pt)과 같은 금속박막과 LaNiO3 또는 IrO2 와 같은 산화물 전극박막으로 구성된 이중층의 전도성 박막으로 구성된 것을 특징으로 하는 강유전체 전계효과 트랜지스터
|
5 |
5
MFIS(Metal-Ferroelectric-Insulator-Silicon) 구조의 게이트를 구비하는 단일 강유전체 전계효과 트랜지스터의 제조방법에 있어서, (a) 반도체 기판 내에 활성영역을 정의하기 위한 트렌치(trench)를 형성한 후, 상기 트렌치 내에 소정의 절연막을 채워 소자격리 절연막을 형성하는 단계; (b) 상기 소자격리 절연막에 의해 한정된 반도체 기판 상의 활성영역에 게이트 산화막과, 바륨-티타늄-나이오븀 산화물(Ba-Ti-Nb-O)의 강유전 박막 및 금속 게이트 전극을 순차적으로 형성하는 단계; (c) 상기 MFI(Metal/Ferroelectrics/Insulator) 구조의 게이트 패턴의 전표면 상에 보호막을 형성하는 단계; 및 (d) 상기 결과물 상에 불순물 주입 및 활성화 공정을 통하여 소오스/드레인 확산층을 형성하는 단계를 포함한 것을 특징으로 하는 MFIS 구조의 강유전체 전계효과 트랜지스터의 제조방법
|
6 |
6
제 5 항에 있어서, 상기 게이트 산화막은, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), CeO2, Ta2O3, 또는 ZrO2로 이루어진 일군의 산화물 그룹 가운데 선택된 어느 하나의 산화물로 이루어진 것을 특징으로 하는 강유전체 전계효과 트랜지스터의 제조방법
|
7 |
7
제 5 항에 있어서, 상기 바륨-티타늄-나이오븀 산화물의 박막과 상기 게이트 산화막과의 사이에 전도성 박막을 추가로 형성하여 MFMIS 구조의 게이트를 형성하는 것을 특징으로 하는 강유전체 전계효과 트랜지스터의 제조방법
|
8 |
8
제 7 항에 있어서, 상기 전도성 박막은, 백금(Pt)과 같은 금속박막과 LaNiO3 또는 IrO2 와 같은 산화물 전극박막으로 구성된 이중층의 전도성 박막으로 이루어진 것을 특징으로 하는 강유전체 전계효과 트랜지스터의 제조방법
|