1 |
1
모놀리식 IC에서 사용되는 입력정합 회로에 있어서,직렬 연결된 제 1 마이크로스트립 라인, 캐패시터, 제 2 마이크로스트립 라인; 및 상기 캐패시터 및 상기 제 2 마이크로스트립 라인 사이에 접속된 개방 스터브를 포함하며, 상기 캐패시터는 수~수십 μ㎡ 크기를 갖는 입력 정합 회로
|
2 |
2
제 1 항에 있어서, 상기 제 2 마이크로스트립 라인은 T-접합 마이크로스트립 라인인 것을 특징으로 하는 입력 정합 회로
|
3 |
3
제 2 항에 있어서, 상기 T-접합 마이크로스트립 라인의 연결되지 아니한 나머지 한 단자에 게이트 바이어스 회로가 연결된 것을 특징으로 하는 입력 정합 회로
|
4 |
4
제 1 항에 있어서, 상기 캐패시터 및 상기 제 2 마이크로스트립 라인 사이에 직렬 연결된 제 3 마이크로스트립 라인을 추가적으로 포함하는 것을 특징으로 하는 입력 정합 회로
|
5 |
5
모놀리식 IC에서 사용되는 단간 정합회로에 있어서,제 1 증폭기의 출력단에 연결된 출력 정합 회로;상기 출력 정합 회로에 직렬로 접속된 DC 차단 캐패시터; 및상기 DC 차단 캐패시터 및 제 2 증폭기 입력단에 접속되며, 마이크로스트립 라인, 개방 스터브 및 수~수십 μ㎡ 크기를 갖는 캐패시터를 포함하는 입력 정합 회로를 포함하는 단간 정합 회로
|
6 |
6
제 5 항에 있어서, 상기 출력 정합 회로는 마이크로스트립 라인으로 구성된 것을 특징으로 하는 단간 정합 회로
|
7 |
7
제 5 항에 있어서, 상기 출력 정합 회로는 마이크로스트립 라인; 및 상기 마이크로스트립 라인 및 상기 DC 차단 캐패시터 사이에 접속된 개방 스터브로 구성된 것을 특징으로 하는 단간 정합 회로
|
8 |
8
제 6 또는 7 항에 있어서, 상기 마이크로스트립 라인은 T-접합 마이크로스트립 라인인 것을 특징으로 하는 단간 정합 회로
|
9 |
9
제 8 항에 있어서, 상기 T-접합 마이크로스트립 라인의 연결되지 아니한 나머지 한 단자는 드레인 바이어스 회로에 연결된 것을 특징으로 하는 단간 정합 회로
|
10 |
10
제 5 항에 있어서, 상기 입력 정합 회로는 제 1 내지 5 항 중에서 어느 한 항에 의한 입력 정합 회로인 것을 특징으로 하는 단간 정합 회로
|
11 |
11
모놀리식 IC에서 사용되는 증폭장치에 있어서,증폭기;상기 증폭기의 입력단에 연결되며, 마이크로스트립 라인, 개방 스터브 및 수~수십 μ㎡ 크기를 갖는 캐패시터를 포함하는 입력 정합 회로;상기 증폭기의 출력단에 연결된 출력 정합 회로; 및상기 증폭기의 출력 정합 회로에 직렬로 접속된 DC 차단 캐패시터를 포함하는 증폭 장치
|
12 |
12
제 11 항에 있어서, 상기 입력 정합 회로는 제 1 내지 5 항 중에서 어느 한 항에 의한 입력 정합 회로인 것을 특징으로 하는 증폭 장치
|
13 |
13
제 11 항에 있어서, 상기 증폭기는 HEMT인 것을 특징으로 하는 증폭 장치
|
14 |
14
제 11 항에 있어서, 상기 증폭기에 병렬 연결된 부궤환 회로를 추가적으로 포함하는 것을 특징으로 하는 증폭 장치
|
15 |
15
모놀리식 IC에서 사용되는 증폭장치에 있어서,제 1 내지 4 증폭기;상기 제 1 내지 2 증폭기에 각각 병렬 연결된 제 1 내지 2 부궤환 회로;상기 제 1 내지 4 증폭기의 입력단에 각각 접속된 제 1 내지 4 입력 정합 회로;상기 제 1 내지 4 증폭기의 출력단에 각각 접속된 제 1 내지 4 출력 정합 회로;상기 제 1 내지 4 입력 정합 회로의 T-접합 마이크로스트립 라인에 각각 접속된 제 1 내지 4 게이트 바이어스 회로;상기 제 1 내지 4 출력 정합 회로의 T-접합 마이크로스트립 라인에 각각 접속된 제 1 내지 4 드레인 바이어스 회로; 상기 제 1 입력 정합 회로에 접속된 제 1 DC 차단 캐패시터;상기 제 1 출력 정합 회로 및 상기 제 2 입력 정합 회로에 접속된 제 2 DC 차단 캐패시터;상기 제 2 출력 정합 회로 및 상기 제 3 입력 정합 회로에 접속된 제 3 DC 차단 캐패시터;상기 제 3 출력 정합 회로 및 상기 제 4 입력 정합 회로에 접속된 제 4 DC 차단 캐패시터; 및상기 제 4 출력 정합 회로에 접속된 제 4 DC 차단 캐패시터를 포함하되,상기 제 1 내지 4 입력 정합 회로 중 적어도 하나는 제 1 내지 5 항 중 어느 한 항에 의한 입력 정합 회로인 것을 특징으로 하는 증폭 장치
|