맞춤기술찾기

이전대상기술

밀리미터파 대역 증폭 장치 및 정합 회로

  • 기술번호 : KST2015077509
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 밀리미터파 대역 증폭 장치 및 정합 회로에 관한 것이다. 특히, 마이크로스트립 라인과 개방 스터브를 이용하여 정합 회로를 구성하고 더불어 각 단의 입력 정합 회로에 캐패시터를 이용하여 원하는 동작 주파수 대역에서만 이득성분을 갖고 원하지 않는 주파수 대역에서의 이득 성분을 감쇄 시킬 수 있는 밀리미터파 대역 증폭 장치 및 이에 사용되는 정합 회로에 관한 것이다. 증폭기(amplifier), 밀리미터파(millimeter wave), 정합 회로(matching circiut), 캐패시터(capacitor).
Int. CL H03F 3/60 (2006.01)
CPC H03F 3/602(2013.01)
출원번호/일자 1020030093143 (2003.12.18)
출원인 한국전자통신연구원
등록번호/일자 10-0541966-0000 (2006.01.02)
공개번호/일자 10-2005-0062830 (2005.06.28) 문서열기
공고번호/일자 (20060110) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.12.18)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 강동민 대한민국 대전광역시유성구
2 윤형섭 대한민국 대전광역시유성구
3 김해천 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2003.12.18 수리 (Accepted) 1-1-2003-0484037-03
2 선행기술조사의뢰서
Request for Prior Art Search
2005.06.15 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2005.07.15 수리 (Accepted) 9-1-2005-0040481-93
4 의견제출통지서
Notification of reason for refusal
2005.07.29 발송처리완료 (Completion of Transmission) 9-5-2005-0371068-17
5 명세서등보정서
Amendment to Description, etc.
2005.09.13 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0510805-86
6 의견서
Written Opinion
2005.09.13 수리 (Accepted) 1-1-2005-0510813-41
7 등록결정서
Decision to grant
2005.12.29 발송처리완료 (Completion of Transmission) 9-5-2005-0667568-32
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
모놀리식 IC에서 사용되는 입력정합 회로에 있어서,직렬 연결된 제 1 마이크로스트립 라인, 캐패시터, 제 2 마이크로스트립 라인; 및 상기 캐패시터 및 상기 제 2 마이크로스트립 라인 사이에 접속된 개방 스터브를 포함하며, 상기 캐패시터는 수~수십 μ㎡ 크기를 갖는 입력 정합 회로
2 2
제 1 항에 있어서, 상기 제 2 마이크로스트립 라인은 T-접합 마이크로스트립 라인인 것을 특징으로 하는 입력 정합 회로
3 3
제 2 항에 있어서, 상기 T-접합 마이크로스트립 라인의 연결되지 아니한 나머지 한 단자에 게이트 바이어스 회로가 연결된 것을 특징으로 하는 입력 정합 회로
4 4
제 1 항에 있어서, 상기 캐패시터 및 상기 제 2 마이크로스트립 라인 사이에 직렬 연결된 제 3 마이크로스트립 라인을 추가적으로 포함하는 것을 특징으로 하는 입력 정합 회로
5 5
모놀리식 IC에서 사용되는 단간 정합회로에 있어서,제 1 증폭기의 출력단에 연결된 출력 정합 회로;상기 출력 정합 회로에 직렬로 접속된 DC 차단 캐패시터; 및상기 DC 차단 캐패시터 및 제 2 증폭기 입력단에 접속되며, 마이크로스트립 라인, 개방 스터브 및 수~수십 μ㎡ 크기를 갖는 캐패시터를 포함하는 입력 정합 회로를 포함하는 단간 정합 회로
6 6
제 5 항에 있어서, 상기 출력 정합 회로는 마이크로스트립 라인으로 구성된 것을 특징으로 하는 단간 정합 회로
7 7
제 5 항에 있어서, 상기 출력 정합 회로는 마이크로스트립 라인; 및 상기 마이크로스트립 라인 및 상기 DC 차단 캐패시터 사이에 접속된 개방 스터브로 구성된 것을 특징으로 하는 단간 정합 회로
8 8
제 6 또는 7 항에 있어서, 상기 마이크로스트립 라인은 T-접합 마이크로스트립 라인인 것을 특징으로 하는 단간 정합 회로
9 9
제 8 항에 있어서, 상기 T-접합 마이크로스트립 라인의 연결되지 아니한 나머지 한 단자는 드레인 바이어스 회로에 연결된 것을 특징으로 하는 단간 정합 회로
10 10
제 5 항에 있어서, 상기 입력 정합 회로는 제 1 내지 5 항 중에서 어느 한 항에 의한 입력 정합 회로인 것을 특징으로 하는 단간 정합 회로
11 11
모놀리식 IC에서 사용되는 증폭장치에 있어서,증폭기;상기 증폭기의 입력단에 연결되며, 마이크로스트립 라인, 개방 스터브 및 수~수십 μ㎡ 크기를 갖는 캐패시터를 포함하는 입력 정합 회로;상기 증폭기의 출력단에 연결된 출력 정합 회로; 및상기 증폭기의 출력 정합 회로에 직렬로 접속된 DC 차단 캐패시터를 포함하는 증폭 장치
12 12
제 11 항에 있어서, 상기 입력 정합 회로는 제 1 내지 5 항 중에서 어느 한 항에 의한 입력 정합 회로인 것을 특징으로 하는 증폭 장치
13 13
제 11 항에 있어서, 상기 증폭기는 HEMT인 것을 특징으로 하는 증폭 장치
14 14
제 11 항에 있어서, 상기 증폭기에 병렬 연결된 부궤환 회로를 추가적으로 포함하는 것을 특징으로 하는 증폭 장치
15 15
모놀리식 IC에서 사용되는 증폭장치에 있어서,제 1 내지 4 증폭기;상기 제 1 내지 2 증폭기에 각각 병렬 연결된 제 1 내지 2 부궤환 회로;상기 제 1 내지 4 증폭기의 입력단에 각각 접속된 제 1 내지 4 입력 정합 회로;상기 제 1 내지 4 증폭기의 출력단에 각각 접속된 제 1 내지 4 출력 정합 회로;상기 제 1 내지 4 입력 정합 회로의 T-접합 마이크로스트립 라인에 각각 접속된 제 1 내지 4 게이트 바이어스 회로;상기 제 1 내지 4 출력 정합 회로의 T-접합 마이크로스트립 라인에 각각 접속된 제 1 내지 4 드레인 바이어스 회로; 상기 제 1 입력 정합 회로에 접속된 제 1 DC 차단 캐패시터;상기 제 1 출력 정합 회로 및 상기 제 2 입력 정합 회로에 접속된 제 2 DC 차단 캐패시터;상기 제 2 출력 정합 회로 및 상기 제 3 입력 정합 회로에 접속된 제 3 DC 차단 캐패시터;상기 제 3 출력 정합 회로 및 상기 제 4 입력 정합 회로에 접속된 제 4 DC 차단 캐패시터; 및상기 제 4 출력 정합 회로에 접속된 제 4 DC 차단 캐패시터를 포함하되,상기 제 1 내지 4 입력 정합 회로 중 적어도 하나는 제 1 내지 5 항 중 어느 한 항에 의한 입력 정합 회로인 것을 특징으로 하는 증폭 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.