요약 | 본 발명은 하부 전극판의 분포저항 및 기생 커패시턴스 값을 낮추고, 연결선의 기생 저항 및 인덕턴스를 최소화하여 고충실도를 구현하도록 한 캐패시터에 관한 것으로, 하부전극판, 상기 하부전극 상에 인터디지트 형태로 배열된 단위전극판을 갖는 상부전극판, 상기 상부전극판 상에 서로 절연되면서 배열된 다수의 제1콘택, 상기 상부전극판과 동일한 형태를 가지며 상기 제1콘택 상에 접속된 제1금속층, 및 상기 상부전극판 사이의 상기 하부전극판에 접속되면서 상기 제1금속층과 절연되며 상기 하부전극판의 전영역을 덮는 제2금속층을 포함하여 구성된다.캐패시터, 전극판, 충실도, 연결선, 인터디지트, 기생캐패시턴스 |
---|---|
Int. CL | H01L 27/04 (2006.01) |
CPC | H01L 28/75(2013.01) H01L 28/75(2013.01) H01L 28/75(2013.01) |
출원번호/일자 | 1020010047553 (2001.08.07) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0415547-0000 (2004.01.06) |
공개번호/일자 | 10-2003-0013195 (2003.02.14) 문서열기 |
공고번호/일자 | (20040124) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2001.08.07) |
심사청구항수 | 5 |