외부로부터의 입력주파수 신호와 위상동기루프에서의 피드백주파수 신호의 위상과 주파수를 비교하기 위한 위상주파수검출기; 상기 위상주파수검출기의 출력신호의 위상차 및 주파수 차이를 입력받아 스위칭 동작을 통해 전류의 충방전 동작을 수행하기 위한 전하 펌프; 상기 위상주파수검출기의 출력신호를 입력받아 필터의 저항값을 조절하기 위한 필터제어부; 상기 필터제어부의 제어를 받아 상기 전하 펌프로부터 출력되는 전류신호를 전압신호로 변환하기 위한 필터; 상기 전하 펌프의 변환된 전압신호를 입력받아 주파수로 변환하여 출력하기 위한 전압제어발진기; 및 상기 전압제어발진기의 출력주파수를 입력받아 주파수를 분주하기 위한 분주기를 포함하는 위상동기루프에 있어서,

상기 필터제어부는 상기 위상주파수검출기에서 출력되는 제1 출력신호와 제2 출력신호의 논리상태값이 서로 다른 경우에만 상기 필터의 저항값이 작아지도록 제어함으로써 상기 위상주파수검출기와 상기 필터제어부가 상기 입력주파수와 상기 피드백주파수간의 주파수차가 있으면 상기 필터의 대역폭을 증가시키고, 상기 주파수차가 없으면 상기 필터의 대역폭을 감소시키는 것을 특징으로 하는 위상동기루프

외부로부터의 입력주파수 신호와 위상동기루프의 피드백주파수 신호의 위상과 주파수를 비교하기 위한 위상주파수검출기; 상기 위상주파수검출기의 출력신호의 위상차 및 주파수 차이를 입력받아 스위칭 동작을 통해 전류의 충방전 동작을 수행하기 위한 전하 펌프; 상기 위상주파수검출기의 출력신호를 입력받아 필터의 저항값을 조절하기 위한 필터제어부; 상기 필터제어부의 제어를 받아 상기 전하 펌프로부터 출력되는 전류신호를 전압신호로 변환하기 위한 필터; 상기 전하 펌프의 변환된 전압신호를 입력받아 주파수로 변환하여 출력하기 위한 전압제어발진기; 및 상기 전압제어발진기의 출력주파수를 입력받아 주파수를 분주하기 위한 분주기를 포함하는 위상동기루프에 있어서,

상기 입력주파수신호와 상기 피드백주파수 신호의 주파수차가 있을 때 상기 위상주파수검출기의 제1 출력신호(UP)와 제2 출력신호(DN) 중 제1 논리상태이기를 바라는 출력신호의 폭을 넓혀 주파수차의 민감도를 증가시키는 것을 특징으로 하는 위상동기루프

제1항 또는 제2항에 있어서, 상기 필터제어부는,

상기 위상주파수검출기로부터 출력되는 상기 제1 출력신호를 입력받아 반전시키기 위한 인버터;

상기 위상주파수검출기로부터 출력되는 상기 제2 출력신호를 게이트로 입력받고 전원전압과 상기 인버터의 출력 노드에 접속된 직렬로 된 제1피모스트랜지스터 및 제1엔모스트랜지스터;

상기 전원전압을 게이트단으로 입력받고 소스-드레인 경로가 상기 제1피모스트랜지스터의 드레인과 상기 위상주파수검출기로부터 출력되는 상기 제2출력신호 라인 사이에 형성된 제2피모스트랜지스터;

상기 인버터의 출력신호를 게이트단으로 입력받고 소스-드레인 경로가 상기 제1피모스트랜지스터의 드레인과 상기 위상주파수검출기로부터 출력되는 상기 제2출력신호 라인 사이에 형성된 제2엔모스트랜지스터;

상기 제1피모스트랜지스터의 드레인과 접지단 사이에 형성된 커패시터;

상기 제1피모스트랜지스터의 드레인단으로부터 출력된 신호를 게이트단으로 입력받고 접지단과 소스단이 연결된 제3엔모스트랜지스터; 및

상기 제3엔모스트랜지스터와 필터 사이에 형성된 저항

을 포함하는 것을 특징으로 하는 위상동기루프

제 1 항 또는 제2항에 있어서,

상기 위상주파수검출기는,

상기 입력주파수 신호와 하기 낸드게이트의 출력신호를 입력받아 래치하기 위한 제1 래치;

상기 피드백주파수 신호와 하기 낸드게이트의 출력신호를 입력받아 래치하기 위한 제2 래치; 및

상기 제1 래치와 상기 제2 래치의 출력 신호를 게이트로 입력받는 낸드게이트

를 포함하는 것을 특징으로 하는 위상동기루프

제 4 항에 있어서, 상기 제1 래치는,

상기 낸드게이트의 출력신호를 게이트단으로 입력받고 소스단이 전원전압에 연결되어 있는 제1 피모스트랜지스터;

상기 입력주파수 신호를 게이트단으로 입력받고 소스-드레인 경로가 상기 제1피모스트랜지스터와 접지단 사이에 형성된 제1 엔모스트랜지스터;

상기 입력주파수 신호를 게이트단으로 입력받고 소스단이 전원전압에 연결되어 있는 제2 피모스트랜지스터; 및

상기 제1 피모스트랜지스터의 드레인단으로부터 출력된 신호를 게이트단으로 입력받고 소스-드레인 경로가 상기 제2 피모스트랜지스터과 접지단 사이에 형성된 제2 엔모스트랜지스터

를 포함하는 것을 특징으로 하는 위상동기루프

제 5 항에 있어서, 상기 제2 래치는,

상기 낸드게이트의 출력신호를 게이트단으로 입력받고 소스단이 전원전압에 연결되어 있는 제1 피모스트랜지스터;

상기 피드백주파수 신호를 게이트단으로 입력받고 소스-드레인 경로가 상기 제1 피모스트랜지스터와 접지단 사이에 형성된 제1 엔모스트랜지스터;

상기 피드백주파수 신호를 게이트단으로 입력받고 소스단이 전원전압에 연결되어 있는 제2 피모스트랜지스터;

상기 제1 피모스트랜지스터의 드레인단으로부터 출력된 신호를 게이트단으로 입력받고 소스-드레인 경로가 상기 제2 피모스트랜지스터와 접지단 사이에 형성된 제2 엔모스트랜지스터

를 포함하는 것을 특징으로 하는 위상동기루프

삭제

삭제