1
제1 오믹층(23), 제1 식각 정지층(22), 제2 오믹층(21), 제2 식각 정지층(20), 제3 오믹층(19) 및 제3 식각 정지층을 기판상에 순서대로 적층하며, 상기 제1 및 제2 오믹층은 서로 다른 In 조성비를 가지는 제1 단계; 상기 제1 오믹층(23)과 제1 식각 정지층(22)을 식각하여 제1 리쎄스 홈을 형성한 후, 상기 제2 오믹층(21)과 제2 식각 정지층(20)을 식각하여 상기 제1 리쎄스 홈보다 좁은 제2 리쎄스 홈을 형성함으로써 계단 모양의 리쎄스 구조를 형성하는 제2 단계; 상기 제2 단계의 결과물 상에 질화막(24)과 내열성 금속(25)를 순차적으로 증착하고 식각하여 T형의 질화막 패턴(28)을 형성하는 제3 단계; 상기 제3 오믹층을 선택적으로 식각하여 상기 T형의 질화막 패턴(28) 밑에 빈 공간을 형성한 후, 상기 T형 질화막 패턴 및 빈 공간의 측벽에 질화막 스페이서(30)를 형성하는 제4 단계; 상기 제3 식각 정지층(18)을 리쎄스한 후, 게이트 금속을 증착함으로써 T형의 게이트 전극의 머리 부분을 정의하는 제5 단계; 상기 게이트 금속을 리프트 오프 공정을 이용하여 T형 게이트 전극(34)을 형성한 후, 상기 T형의 게이트 전극의 측면 노출 부분에 질화막 스페이서(35)를 형성하는 제6 단계; 및 상기 T형 게이트 전극(34)을 마스크로 사용하여 소스 및 드레인의 오믹 전극(36)을 자기 정렬 방법으로 형성시키는 제7 단계를 포함하는 것을 특징으로 하는 화합물 반도체 소자 제조 방법
|
