| 1 |
1
아날로그 주파수 판별기에 있어서, 외부로부터 FM(Frequency Modulation)-IF(intermediate Frequency) 신호를 입력받는 입력 수단; 상기 입력 수단으로부터 신호를 전달받아 위상차를 90 도 되는 신호를 출력하는 위상 변위 수단; 상기 입력 수단 및 상기 위상 변위 수단으로부터 신호를 입력받고, 입력받은 두 신호를 곱하여 출력하는 곱셈 수단; 상기 곱셈 수단의 입력 바이어스를 제어하는 바이어스 제어 수단; 상기 곱셈 수단의 출력을 입력받아 전달하는 버퍼링 수단; 및 상기 버퍼링 수단에 연결되어 아날로그 곱셈기에서 출력되는 복조 신호 성분을 증폭하는 증폭수단 을 포함하는 아날로그 주파수 판별기
|
| 2 |
2
제 1 항에 있어서, 원하는 복조 신호만을 검출하기 위한 저역 통과 필터를 더 포함하는 CMOS(Complementary Metal-Oxide Semiconductor)공정에 적합한 아날로그 주파수 판별기
|
| 3 |
3
제 1 항 또는 제 2 항에 있어서, CMOS(Complementary Metal-Oxide Semiconductor)공정으로 제작하기에 적합한 구조로 이루어진 것을 특징으로 하는 아날로그 주파수 판별기
|
| 4 |
4
제 1 항에 있어서, 상기 곱셈 수단은, 서로간에 90도 위상차가 나는 중간 주파수 대역의 두 입력 신호를 곱하여 차동 신호 형태로 출력하는 길버트 곱셈기(Gilbert multiplier)구조를 가지는 아날로그 곱셈기를 포함하는 것을 특징으로 하는 아날로그 주파수 판별기
|
| 5 |
5
제 1 항 또는 제 4 항에 있어서, 상기 바이어스 제어 수단은, 상기 곱셈 수단의 입력 게이트 단자에 연결되어 있으며, 입력되는 중간 주파수 신호의 바이어스 레벨을 조절하는 것을 특징으로 하는 아날로그 주파수 판별기
|
| 6 |
6
제 1 항 또는 제 4 항에 있어서, 상기 버퍼링 수단은, 상기 곱셈 수단의 출력단에 연결되어 있는 드레인 접지 형태의 버퍼 회로를 포함하는 것을 특징으로 하는 아날로그 주파수 판별기
|
| 7 |
7
제 1 항에 있어서, 상기 증폭 수단은, 상기 버퍼링 수단의 출력 단자에 연결되어 있으며 상기 곱셈 수단에서 출력되는 고조파 성분에 대해서는 이득이 낮고, 복조된 기저대역 신호에 대해서는 매우 높은 이득을 갖는 전류원 부하 (current source load) 차동 증폭기를 포함하는 것을 특징으로 하는 아날로그 주파수 판별기
|
| 8 |
8
제 7 항에 있어서, 상기 차동 증폭기는, 차동 쌍 (differential pair)의 NMOS(N-Channel Metal-Oxide Semiconductor)소자 크기가 전류원 부하의 PMOS(P-Channel Metal-Oxide Semiconductor)소자에 비해 1/100 ~ 1/150 정도 크기를 갖는 회로로 구성되는 것 을 특징으로 하는 아날로그 주파수 판별기
|
