1 |
1
반도체 기판 상에 형성된 홀을 갖는 층간 절연막; 상기 홀의 내벽, 바닥 및 층간 절연막 상부에 형성되고, 상기 홀의 내벽에서 후에 형성되는 금속막과의 젖음성(wettability)이 우수한 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)으로 이루어진 제1 물질막; 상기 제1 물질막을 선택적으로 질화 처리하여 상기 홀의 바닥 및 층간 절연막 상부에 선택적으로 형성되고, 후에 형성되는 금속막과의 유동성(flowablity)이 우수한 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 이루어진 제2 물질막; 및 상기 제2 물질막으로 인해 홀에 공동이나 단선 없이 잘 매립되고 알루미늄막 또는 알루미늄 합금막으로 이루어진 금속막을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
제1항에 있어서, 상기 제2 물질막은 상기 제1 물질막을 질소 플라즈마 처리에 의해 형성된 막인 것을 특징으로 하는 반도체 소자
|
5 |
5
삭제
|
6 |
6
제1항에 있어서, 상기 제1 물질막 하부에 오믹막이 더 형성되어 있는 것을 특징으로 하는 반도체 소자
|
7 |
7
제1항 또는 제6항에 있어서, 상기 제1 물질막 하부에 확산방지막이 더 형성되어 있는 것을 특징으로 하는 반도체 소자
|
8 |
8
제7항에 있어서, 상기 층간 절연막 하부에 하부 금속막이 더 형성되어 있는 것을 특징으로 하는 반도체 소자
|
9 |
9
반도체 기판 상에 홀을 갖는 층간 절연막을 형성하는 단계; 상기 홀의 내벽, 바닥 및 층간 절연막 상부에 후에 형성되는 금속막과의 젖음성(wettability)이 우수한 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)으로 이루어진 제1 물질막을 형성하는 단계; 상기 제1 물질막을 선택적으로 질화 처리하여 상기 홀의 바닥 및 층간 절연막 상부에 후에 형성되는 금속막과의 유동성(flowablity)이 우수한 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 이루어진 제2 물질막을 선택적으로 형성하는 단계; 및 상기 제2 물질막으로 인해 상기 홀에 공동이나 단선 없이 알루미늄막 또는 알루미늄 합금막으로 이루어진 금속막을 매립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법
|
10 |
10
삭제
|
11 |
11
삭제
|
12 |
12
제9항에 있어서, 상기 제2 물질막은 상기 제1 물질막을 질소 플라즈마 처리하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법
|
13 |
13
제12항에 있어서, 상기 질소 플라즈마 처리는 질소 또는 질소가 혼합된 혼합 가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법
|
14 |
14
제12항에 있어서, 상기 질소 플라즈마 처리시 반응기의 압력은 1mTorr∼10Torr, RF 출력은 100W∼수KW 및 처리 시간은 10∼1800초인 것을 특징으로 하는 반도체 소자의 제조방법
|
15 |
15
제12항에 있어서, 상기 질소 플라즈마 처리시 원격(remote) 방식, RF 방식 또는 고밀도 플라즈마 방식을 이용하며, 상기 반도체 기판으로의 DC 바이어스(Bias)를 -100∼-1000V로 조절하는 것을 특징으로 하는 반도체 소자의 제조방법
|
16 |
16
제12항에 있어서, 상기 질소 플라즈마 처리된 제1 물질막의 화학적 물리적 특성을 제고시키기 위하여 열처리를 더 실시하는 것을 특징으로 하는 반도체 소자의 제조방법
|
17 |
17
제16항에 있어서, 상기 열처리는 질소 분위기하에서 200∼900℃에서 10초 내지 1800초로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법
|
18 |
18
제12항에 있어서, 상기 제1 물질막의 질소 플라즈마 처리시 상기 반도체 기판의 온도를 -80∼600℃로 하여 질화 깊이를 조절하는 것을 특징으로 하는 반도체 소자의 제조방법
|
19 |
19
삭제
|
20 |
20
제9항에 있어서, 상기 금속막은 25∼300℃의 저온에서 증착한 후 250∼600℃의 온도에서 리플로우하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법
|
21 |
21
제9항에 있어서, 상기 금속막은 200∼400℃의 고온에서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법
|