서브 콜렉터 영역이 형성된 실리콘 기판 상에 상기 서브 콜렉터보다 낮은 농도로 실리콘 에피층을 성장시켜 콜렉터를 형성하는 단계와,

상기 실리콘 에피층 상에 콜렉터 에피층을 형성하는 단계와,

소자 분리 영역에 소자 분리막을 형성하면서 상기 콜렉터 에피층을 분리하는 단계와,

전체 상부에 단결정 실리콘 에피층을 형성하는 단계와,

상기 단결정 실리콘 에피층의 소정 영역을 산화시켜 상기 단결경 실리콘 에피층으로 이루어진 외부 베이스 영역을 확정하는 단계와,

상기 단결정 실리콘 에피층 상에 Si1-xGex 에피층을 형성하는 단계와,

전체 상부에 유전체막을 형성한 후 소정 영역을 식각하여 상기 콜렉터 에피층 상의 상기 Si1-xGex 에피층을 노출시키는 단계와,

폴리실리콘층 및 실리콘 질화막을 순차적으로 형성한 후 상기 실리콘 질화막, 상기 폴리실리콘층 및 상기 유전체막을 패터닝하여 상기 폴리실리콘층으로 이루어진 에미터를 형성하는 단계와,

상기 에미터를 마스크로 하는 이온 주입 공정으로 상기 Si1-xGex 에피층 및 상기 단결정 실리콘 에피층에 불순물을 주입하여 외부 베이스 및 베이스를 정의하는 단계와,

제 1 항에 있어서,

상기 콜렉터는 약 1100℃의 고온에서 SiC가 코팅된 흑연판으로 이루어진 열판에 상기 실리콘 기판을 장착하여 10 내지 50rpm으로 회전시키면서, DCS또는 실레인 가스를 사용하여 APCVD법으로 n-형 불순물이 저농도로 도핑된 단결정 Si 에피를 디퓨전 컨트롤 모드에서 성장시켜 형성하는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 콜렉터를 형성한 후 이온 주입 공정을 통해 상기 서브 콜렉터의 소정 영역에 다수의 상부 서브 콜렉터를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 콜렉터 에피층에는 트랜지스터의 동작 전압에 따라 항복전압을 제어할 수 있을 정도의 불순물이 주입되는 것을 트징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 소자 분리막을 형성한 후 소자 분리막에 의해 분리된 상기 콜렉터 에피층의 일부에 불순물을 주입하여 콜렉터 플러그를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 소자 분리막을 형성한 후 소자 분리막에 의해 분리된 에미터가 형성될 영역의 상기 콜렉터 에피층에 불순물을 주입하여 선택적 이온 주입 콜렉터를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 Si1-xGex 에피층을 형성한 후 상기 Si1-xGex 에피층 상에 표면 보호용 저온 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 7 항에 있어서,

상기 저온 산화막은 상기 측벽 산화막을 형성하는 과정에서 제거되는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 유전체막은 실리콘 산화막 및 질화막이 적층된 구조로 형성되는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 에미터를 형성한 후 상기 에미터 및 상기 베이스의 접합창을 형성하기 위한 상기 유전체막 식각 공정시 발생된 상기 베이스 표면의 결함을 어닐링하여 제거함과 동시에, 고농도 에미터 접합의 내부로 들어가게 되어 공핍층을 통한 누설전류를 최소화하고, 상기 에미터에 포함된 불순물을 드라이브-인시켜 상기 에미터 및 상기 베이스 접합을 정상적인 p-n접합으로 형성하는 드라이브-열처리를 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 측벽 산화막을 형성한 후 자기 정렬 이온 주입을 통해 상기 LOCOS 산화막의 버즈빅 발생부에 불순물 주입층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 1 항에 있어서,

상기 측벽 산화막을 형성한 후 상기 단결정 실리콘 에피층 상에 저온 선택법으로 Si층 및 SiGe층 중 어느 하나를 외부 베이스 에피층으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법

제 12 항에 있어서,

상기 외부 베이스 에피층은 약 700℃의 성장 온도에서 성장과 식각을 반복하는 방법을 통해 형성하되, 성장시에는 SiH4, GeH4 및 HCl의 혼합 가스를 사용하여 약 650℃의 온도에서 약 3nm/min의 성장률로 PH3과 B2H6 가스를 이용하여 약 1021cm-3의 p타입 불순물을 도핑시켜 40 nm 내지 200 nm두께로 형성하며, 식각시에는 HCl을 사용하는 것을 특징으로 하는 헤테로 구조체의 바이폴라 트랜지스터 제조 방법