요약 | 본 발명은 SiGe/Si 이종 접합 전계 효과 트랜지스터 제조용 기판의 형성 방법 및 그 기판에 관한 것으로, 실리콘 에피층, 완충층 및 실리콘 캡층을 갖는 SiGe/Si 이종 접합 전계 효과 트랜지스터 제조용 기판에서 완충층을 형성하는 방법에 있어서, 실리콘 게르마늄으로 이루어지고 게르마늄 조성이 기울기를 갖는 제1 실리콘 게르마늄 층을 형성하는 단계, 실시간으로 열처리를 행하는 단계 및 실리콘 게르마늄으로 이루어지고 게르마늄 조성이 일정한 제2 실리콘 게르마늄 층을 형성하는 단계를 구비하는 것을 특징으로 한다. 따라서, CVD 방법을 이용하여 실리콘 게르마늄의 완충층을 형성하므로 양산이 가능한 효과를 갖고, 실시간 열처리를 통해 얇은 두께의 완충층을 형성하므로 소자의 높이가 낮아지고 공정 시간이 짧아지며 결함의 표면전파가 없이 표면이 매끄러운 기판을 형성할 수 있는 효과를 갖는다. SiGe/Si 이종 접합 전계 효과 트랜지스터, SiGe, 완충층, CVD |
---|---|
Int. CL | H01L 29/737 (2006.01) |
CPC | H01L 29/66431(2013.01) H01L 29/66431(2013.01) |
출원번호/일자 | 1020020018878 (2002.04.08) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0460201-0000 (2004.11.26) |
공개번호/일자 | 10-2003-0080312 (2003.10.17) 문서열기 |
공고번호/일자 | (20041208) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2002.04.08) |
심사청구항수 | 5 |