| 1 |
1
n형 InP 기판과, 상기 InP 기판상에 형성되고, 도파층 및 활성층을 포함하는 적층 구조와, 상기 InP 기판상에서 상기 적층 구조의 아래에 형성되어 있고 동일 평면상에서 상호 이격되어 있는 복수의 격자 패턴으로 이루어지는 제1 회절격자와, 상기 적층 구조의 위에 형성되어 있고 동일 평면상에서 상호 이격되어 있는 복수의 격자 패턴으로 이루어지는 제2 회절격자를 포함하는 것을 특징으로 하는 반도체 광소자
|
| 2 |
2
제1항에 있어서, 상기 제1 회절격자와 상기 적층 구조 사이에 형성되어 있는 n형 InP 클래드층을 더 포함하는 것을 특징으로 하는 반도체 광소자
|
| 3 |
3
제1항에 있어서, 상기 적층 구조와 제2 회절격자 사이에 형성되어 있는 p형 InP 클래드층을 더 포함하는 것을 특징으로 하는 반도체 광소자
|
| 4 |
4
제1항에 있어서, 상기 제1 회절격자는 InGaAsP로 이루어진 것을 특징으로 하는 반도체 광소자
|
| 5 |
5
제1항에 있어서, 상기 제2 회절격자는 도핑되지 않은 InGaAsP 또는 p형 InGaAsP로 이루어지는 것을 특징으로 하는 반도체 광소자
|
| 6 |
6
제1항에 있어서, 상기 제1 회절격자 및 제2 회절격자중 적어도 하나는 주기성 회절격자(sampled grating)로 이루어지는 것을 특징으로 하는 반도체 광소자
|
| 7 |
7
제1항에 있어서, 상기 제1 회절격자 및 제2 회절격자는 각각 서로 주기가 다른 회절격자로 이루어지는 것을 특징으로 하는 반도체 광소자
|
| 8 |
8
제1항에 있어서, 상기 도파층은 InGaAsP로 이루어지는 것을 특징으로 하는 반도체 광소자
|
| 9 |
9
제1항에 있어서, 상기 활성층은 InGaAsP층으로 이루어지는 우물을 포함하는 MQW(multi-quantum well) 구조를 가지는 것을 특징으로 하는 반도체 광소자
|
| 10 |
10
제1항에 있어서, 상기 활성층은 InGaAsP로만 이루어진 벌크층으로 구성된 것을 특징으로 하는 반도체 광소자
|
| 11 |
11
제1항에 있어서, 상기 적층 구조는 상기 활성층을 협지하도록 상기 활성층의 하부 및 상부에 각각 형성된 제1 광가이드층 및 제2 광가이드층을 포함하는 SCH(separation confinement heterostructure) 구조를 포함하는 것을 특징으로 하는 반도체 광소자
|
| 12 |
12
제11항에 있어서, 상기 제1 광가이드층 및 제2 광가이드층은 각각 InGaAsP로 이루어지는 것을 특징으로 하는 반도체 광소자
|
| 13 |
13
반사 영역, 광이득 영역 및 위상 보정 영역으로 구성되는 3개의 영역을 가지는 공진기를 포함하고, 상기 반사 영역 및 광이득 영역중 적어도 하나의 영역은 n형 InP 기판과, 상기 InP 기판상에 형성되고, 도파층 및 활성층을 포함하는 적층 구조와, 상기 InP 기판상에서 상기 적층 구조의 아래에 형성되어 있고 동일 평면상에서 상호 이격되어 있는 복수의 격자 패턴으로 이루어지는 제1 회절격자와, 상기 적층 구조의 위에 형성되어 있고 동일 평면상에서 상호 이격되어 있는 복수의 격자 패턴으로 이루어지는 제2 회절격자를 포함하는 것을 특징으로 하는 반도체 광소자
|
| 14 |
14
n형 InP 기판상에 동일 평면상에서 상호 이격되어 있는 복수의 격자 패턴으로 이루어지는 제1 회절격자를 형성하는 단계와, 상기 제1 회절격자 위에 n형 InP 클래드층을 형성하는 단계와, 상기 n형 InP 클래드층 위에 도파층을 형성하는 단계와, 상기 도파층 위에 활성층을 형성하는 단계와, 상기 활성층 위에 p형 InP 클래드층을 형성하는 단계와, 상기 p형 InP 클래드층 위에 동일 평면상에서 상호 이격되어 있는 복수의 격자 패턴으로 이루어지는 제2 회절격자를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법
|
| 15 |
15
제14항에 있어서, 상기 제1 회절격자를 형성하는 단계 및 상기 제2 회절격자를 형성하는 단계에서는 각각 레이저 홀로그라피법을 이용하는 것을 특징으로 하는 반도체 광소자의 제조 방법
|
| 16 |
16
제14항에 있어서, 상기 제1 회절격자를 형성하는 단계는 상기 InP 기판 위에 제1 회절격자층을 형성하는 단계와, 상기 제1 회절격자층 위에 n형 InP층을 형성하는 단계와, 상기 n형 InP층 위에 제1 실리콘 질화막을 형성하는 단계와, 레이저 홀로그라피법을 이용하여 상기 제1 실리콘 질화막 위에 상기 제1 실리콘 질화막을 일부 노출시키는 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 식각 마스크로 하여 상기 제1 실리콘 질화막을 건식 식각하여 상기 n형 InP층을 노출시키는 제1 실리콘 질화막 패턴을 형성하는 단계와, 상기 제1 실리콘 질화막 패턴을 식각 마스크로 하여 상기 n형 InP층 및 제1 회절 격자층을 식각하여 상기 제1 회절격자를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법
|
| 17 |
17
제16항에 있어서, 상기 InP 기판상의 일부 영역에서 상기 제1 회절격자를 제거하여 주기성 제1 회절격자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법
|
| 18 |
18
제14항에 있어서, 상기 제2 회절격자를 형성하는 단계는 상기 p형 InP 클래드층 위에 제2 회절격자층을 형성하는 단계와, 상기 제2 회절격자층 위에 p형 InP층을 형성하는 단계와, 상기 p형 InP층 위에 제2 실리콘 질화막을 형성하는 단계와, 레이저 홀로그라피법을 이용하여 상기 제2 실리콘 질화막 위에 상기 제2 실리콘 질화막을 일부 노출시키는 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 식각 마스크로 하여 상기 제2 실리콘 질화막을 건식 식각하여 상기 p형 InP층을 노출시키는 제2 실리콘 질화막 패턴을 형성하는 단계와, 상기 제2 실리콘 질화막 패턴을 식각 마스크로 하여 상기 p형 InP층 및 제2 회절 격자층을 식각하여 상기 제2 회절격자를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법
|
| 19 |
19
제18항에 있어서, 상기 InP 기판상의 일부 영역에서 상기 제2 회절격자를 제거하여 주기성 제2 회절격자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법
|
| 20 |
20
제14항에 있어서, 상기 InP 기판은 반사 영역, 광이득 영역 및 위상 보정 영역이 각각 형성될 3개의 영역을 포함하고, 상기 위상 보정 영역이 형성될 영역에서 상기 활성층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법
|
