| 1 |
1
GaAs 반절연 기판상에 GaAs 버퍼층, AlGaAs/GaAs 초격자층, 도핑되지 않은 AlGaAs층, 제1 실리콘 도핑층, 제1 스페이서, InGaAs 전자 주행층, 제2 스페이서, 상기 제1 실리콘 도핑층과는 다른 도핑 농도를 가지는 제2 실리콘 도핑층, 저농도로 도핑된 AlGaAs층, 및 도핑되지 않은 GaAs 캡층이 차례로 적층된 에피 기판과, 상기 도핑되지 않은 GaAs 캡층 위에 형성되어 상기 도핑되지 않은 GaAs 캡층과 오옴익 접촉을 형성하는 소오스 전극 및 드레인 전극과, 상기 도핑되지 않은 GaAs 캡층을 통하여 연장되도록 상기 저농도로 도핑된 AlGaAs층 위에 형성되어 있는 게이트 전극을 포함하고, 상기 제1 실리콘 도핑층은 상기 제2 실리콘 도핑층보다 큰 도핑 농도를 가지는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자
|
| 2 |
2
제1항에 있어서, 상기 소오스 전극 및 드레인 전극은 각각 AuGe/Ni/Au 금속 박막층으로 이루어지는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 제1 실리콘 도핑층의 도핑 농도는 1
|
| 5 |
5
제4항에 있어서, 상기 제1 실리콘 도핑층의 도핑 농도는 상기 제2 실리콘 도핑층의 도핑 농도보다 2배 큰 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서, 상기 저농도로 도핑된 AlGaAs층의 도핑 농도는 1
|
| 8 |
8
제1항에 있어서, 상기 도핑되지 않은 GaAs 캡층은 1 ∼ 100nm의 두께를 가지는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자
|
| 9 |
9
삭제
|
| 10 |
10
제1항에 있어서, 상기 InGaAs 전자 주행층은 1 ∼ 15 nm의 두께를 가지는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자
|
| 11 |
11
제1항에 있어서, 상기 소오스 전극 및 드레인 전극과 게이트 전극과의 사이에서 노출되어 있는 상기 도핑되지 않은 GaAs 캡층 위에 형성된 보호 절연막을 더 포함하는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자
|
| 12 |
12
제11항에 있어서, 상기 보호 절연막은 실리콘 질화막으로 이루어지는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자
|
| 13 |
13
(a) GaAs 반절연 기판상에 GaAs 버퍼층, AlGaAs/GaAs 초격자층, 도핑되지 않은 AlGaAs층, 제1 실리콘 도핑층, 제1 스페이서, InGaAs 전자 주행층, 제2 스페이서, 상기 제1 실리콘 도핑층 보다 낮은 도핑 농도를 가지는 제2 실리콘 도핑층, 저농도로 도핑된 AlGaAs층, 및 도핑되지 않은 GaAs 캡층을 차례로 적층하는 단계와, (b) 상기 도핑되지 않은 GaAs 캡층 위에 금속 박막을 형성하여 상기 도핑되지 않은 GaAs 캡층과 오옴익 접촉을 형성하기 위한 소오스 전극 및 드레인 전극을 형성하는 단계와, (c) 상기 도핑되지 않은 GaAs 캡층의 노출된 표면 위에 보호 절연막을 형성하는 단계와, (d) 상기 보호 절연막의 일부를 제거하여 상기 도핑되지 않은 GaAs 캡층을 노출시키는 게이트 영역을 한정하는 단계와, (e) 상기 게이트 영역에서 노출되어 있는 상기 도핑되지 않은 GaAs 캡층을 리세스 에칭하여 상기 저농도로 도핑된 AlGaAs층을 노출시키는 단계와, (f) 상기 저농도로 도핑된 AlGaAs층의 노출된 표면 위에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자의 제조 방법
|
| 14 |
14
제13항에 있어서, 상기 단계 (a)에서, 상기 제1 실리콘 도핑층은 상기 제2 실리콘 도핑층에서보다 2배 큰 도핑 농도를 가지도록 형성되는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자의 제조 방법
|
| 15 |
15
제13항에 있어서, 상기 단계 (e)에서, 상기 저농도로 도핑된 AlGaAs층은 1
|
| 16 |
16
제13항에 있어서, 상기 단계 (e)에서, 상기 도핑되지 않은 GaAs 캡층을 리세스 에칭하기 위하여, 상기 게이트 영역이 한정된 결과물상에 형성하고자 하는 게이트 전극의 폭보다 더 큰 폭을 가지는 개구부가 형성된 포토레지스트 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자의 제조 방법
|
| 17 |
17
제13항에 있어서, 상기 단계 (b)에서 상기 소오스 전극 및 드레인 전극을 형성한 후, 상기 소오스 전극 및 드레인 전극을 RTA(rapid thermal aneal) 방법으로 열처리하는 단계를 더 포함하는 것을 특징으로 하는 고전자 이동도 트랜지스터 전력 소자의 제조 방법
|
