입력되는 비트 스트림 데이터를 소정 비트수만큼 병렬화하여 저장하고 제1 제어신호에 따라 출력하는 버퍼 메모리;

상기 버퍼 메모리로부터 출력되는 데이터를 상기 제1 제어 신호에 따라 일시 저장한 후 출력하는 래치부;

상기 래치부의 출력 데이터를 선택하여 출력하는 멀티플렉스부;

상기 멀티플렉스부의 출력 데이터를 제2 제어신호에 따른 값만큼 쉬프트하여 출력하는 제1 배럴 쉬프터;

상기 제1 배럴 쉬프터의 출력 데이터를 디코딩하여 디코딩된 코드 워드 및 비트 길이를 출력하는 디코딩 테이블;

현재 디코딩되는 코드 워드의 비트 길이값과 이전에 누적되어 있던 코드 워드의 비트 길이값을 더하여 저장하고, 이에 따라 상기 제1 및 제2 제어신호를 생성하여 상기 버퍼 메모리, 상기 래치부 및 상기 제1 배럴 쉬프터에 출력하는 제어부; 및

소정의 가변 길이 디코딩 과정을 상기 가변 길이 디코더 외부의 프로세서에서 수행하기 위하여, 상기 제1 배럴 쉬프터의 출력 데이터를 상기 외부 프로세서에 제공하는 프로세서 데이터 인터페이스부를 포함하고,

상기 프로세서 데이터 인터페이스부는 상기 제1 배럴 쉬프터의 출력 데이터를 상기 외부 프로세서에서 제공되는 비트 길이값만큼 쉬프트하여 출력하는 제2 배럴 쉬프터를 포함하는 것을 특징으로 하는 프로세서와 연결된 프로그램 가능한 가변 길이 디코더

삭제

제1항에 있어서, 상기 래치부는

상기 버퍼 메모리로부터 출력되는 데이터를 상기 제1 제어신호에 따라 일시 저장한 후, 저장된 데이터를 출력하는 제1 래치;

상기 제1 래치의 출력 데이터를 상기 제1 제어신호에 따라 일시 저장한 후, 저장된 데이터를 출력하는 제2 래치; 및

상기 제2 래치의 출력 데이터를 상기 제1 제어신호에 따라 일시 저장한 후, 저장된 데이터를 출력하는 제3 래치를 포함하는 것을 특징으로 하는 프로세서와 연결된 프로그램 가능한 가변 길이 디코더

제3항에 있어서, 상기 멀티플렉스부는

상기 제1 래치 및 상기 제2 래치로부터 출력되는 데이터를 소정의 선택 제어신호에 따라 선택하여 상기 제1 배럴 쉬프터의 하위 비트들로 출력하는 제1 멀티플렉서; 및

상기 제2 래치 및 상기 제3 래치로부터 출력되는 데이터를 상기 선택 제어신호에 따라 선택하여 상기 제1 배럴 쉬프터의 상위 비트들로 출력하는 제2 멀티플렉서를 포함하는 것을 특징으로 하는 프로세서와 연결된 프로그램 가능한 가변 길이 디코더

제1항에 있어서, 상기 디코딩 테이블은

상기 제1 배럴 쉬프터의 출력 데이터를 디코딩하여 검출된 가변길이 코드를 확정길이 코드로 변환해주는 심볼 디코더; 및

검출된 가변길이 코드의 비트 길이값을 상기 제어부로 출력하는 길이 디코더를 포함하는 것을 특징으로 하는 프로세서와 연결된 프로그램 가능한 가변 길이 디코더

제5항에 있어서, 상기 디코딩 테이블은 프로그램가능 로직 어레이(PLA; Programmable Logic Array)로 구성된 코드 워드 테이블을 더 포함하고,

상기 심볼 디코더는 상기 제1 배럴 쉬프터의 출력 데이터를 상기 코드 워드 테이블에 따라 코드 워드를 형성하고 디코딩되는 출력을 심볼화하여 소정 값으로 정렬하는 것을 특징으로 하는 프로세서와 연결된 프로그램 가능한 가변 길이 디코더

제5항에 있어서, 상기 제어부는

상기 디코딩 테이블의 길이 디코더로부터 출력되는 현재 디코딩된 코드 워드의 비트 길이값 또는 상기 외부 프로세서에서 제공되는 비트 길이값 중에서 선택하는 제3 멀티플렉스;

상기 제3 멀티플렉스로부터 선택된 현재 디코딩되는 코드 워드의 비트 길이값과 이전에 누적되어 있던 코드 워드의 비트 길이값을 더하는 가산기;

상기 가산기에서 더해진 코드 워드의 비트 길이값, 즉 바로 전 클럭까지 디코딩된 코드 워드의 비트 값들의 합을 저장하고, 이를 상기 제2 제어신호로서 상기 제1 배럴 쉬프터에 출력하며 상기 가산기에 누적 코드 워드의 비트 길이값으로서 제공하는 누적값 레지스터; 및

상기 가산기의 연산시에 캐리 신호가 발생하는 경우 발생되는 캐리 신호를 일시 저장하고, 이를 상기 제1 제어신호로서 상기 버퍼 메모리 및 상기 래치부에 출력하는 캐리 레지스터를 포함하는 것을 특징으로 하는 프로세서와 연결된 프로그램 가능한 가변 길이 디코더

제1항에 있어서, 상기 버퍼 메모리에서 병렬화하는 소정 비트수는 16 비트수인 것을 특징으로 하는 프로세서와 연결된 프로그램 가능한 가변 길이 디코더