1 |
1
반도체 기판 상에 실리콘 게르마늄층의 완충층을 성장시키는 단계; 상기 완충층 상에 실리콘층의 활성층을 형성하는 단계; 상기 활성층에 선택적 산화에 의한 소자 분리층을 형성하는 단계; 및 상기 소자 분리층 아래에서 상기 활성층에 대해 상기 완충층을 선택적으로 측면 방향으로 산화시켜 상기 활성층의 하부에 완충층의 산화층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
2 |
2
반도체 기판 상에 실리콘 게르마늄층의 완충층을 성장시키는 단계; 상기 완충층 상에 실리콘층의 활성층을 형성하는 단계; 상기 활성층을 패터닝하여 상기 활성층의 측면 및 상기 완충층의 표면 일부를 노출하는 단계; 상기 활성층에 대해 상기 완충층을 선택적으로 측면 방향으로 산화시켜 상기 활성층의 하부에 완충층의 산화층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
3 |
3
제1 또는 2항에 있어서, 상기 완충층의 산화층을 형성하는 단계는 습식 열 산화로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법
|
4 |
4
제1 또는 2항에 있어서, 상기 완충층은 중간 부위에서의 게르마늄의 몰 농도가 최대인 두께 방향으로의 게르마늄 몰 농도 구배를 가지며 성장되는 것을 특징으로 하는 반도체 소자 제조 방법
|
5 |
5
제4항에 있어서, 상기 완충층은 대략 0
|
6 |
6
제1 또는 2항에 있어서, 상기 완충층을 성장시키는 단계는 상기 반도체 기판 상에 하부 완충층을 게르마늄 몰 농도를 증가시키며 성장하는 단계; 상기 하부 완충층 상에 상기 하부 완충층에 비해 높은 게르마늄 몰 농도로 중간 완충층을 성장시키는 단계; 및 상기 중간 완충층 상에 상기 중간 완충층에 비해 낮은 게르마늄 몰 농도로 감소시키며 상부 완충층을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
7 |
7
제6항에 있어서, 상기 중간 완충층은 대략 0
|
8 |
8
제1 또는 2항에 있어서, 상기 완충층의 측면 방향으로의 선택적인 산화를 촉진하기 위해 상기 완충층 내에 불순물을 주입하는 이온 주입 과정을 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
9 |
9
제8항에 있어서, 상기 이온 주입되는 불순물로 산소 이온, 인 이온, 비소 이온 또는 보론 이온을 사용하는 것을 특징으로 하는 반도체 소자 제조 방법
|
10 |
10
제1 또는 2항에 있어서, 상기 완충층의 산화층은 상기 활성층의 아래를 완전히 감싸거나 또는 상기 활성층의 아래에 일부의 상기 완충층을 잔류시키도록 형성되는 것을 특징으로 하는 반도체 소자 제조 방법
|
11 |
11
제1항에 있어서, 상기 완충층과 상기 활성층 사이에 저농도의 분리층을 성장시키는 단계; 상기 소자 분리층 사이에 제2소자 분리층을 형성하는 단계; 및 상기 제2소자 분리층과 상기 소자 분리층 사이의 상기 활성층에 불순물을 이온 주입하여 상기 저농도 분리층에 도달하는 깊은 불순물층을 형성하여 상기 저농도 분리층을 통해 상기 활성층 아래에 연결되는 하부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
12 |
12
제2항에 있어서, 상기 완충층과 상기 활성층 사이에 상기 고농도의 하부 게이트층을 성장시키는 단계; 및 상기 하부 게이트 상에 하부 게이트 산화층용 실리콘 게르마늄층의 제2완충층을 성장시키는 단계를 더 포함하고, 상기 하부 게이트층은 상기 활성층의 패터닝에서 자기 정렬로 하부 게이트로 패터닝되고, 제2완충층은 상기 완충층의 측면 방향으로의 선택적인 산화에서 함께 측면 방향으로 산화되는 것을 특징으로 하는 반도체 소자 제조 방법
|