맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

쇼트키 배리어 트랜지스터 제조 방법

  • 기술번호 : KST2015078637
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 반도체 기판과 쇼트키 접합하는 실리사이드를 소오스 및 드레인으로 이용한 쇼트키-배리어(Schottky Barrier)-MOSFET를 제조하는 공정에 있어서, 게이트 전극의 측벽에 절연막 스페이서를 형성하고 절연막 스페이서 하부의 반도체 기판을 노출시킨 후 금속층을 형성하고 소오스/드레인 영역의 실리콘 성분과 금속층의 금속 성분을 반응시켜 게이트 전극의 하부 가장자리까지 쇼트키 접합 구조의 실리사이드층과 소오스/드레인이 형성되도록 함으로써, 게이트 전극과 실리사이드층간의 갭을 최소화하여 핫 일렉트론에 의한 관통 전류를 쉽게 발생시키고 이를 통해 소자의 동작 속도 및 전기적 특성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법이 개시된다.트랜지스터, 소오스, 드레인, 실리사이드층, 포화전류, 동작 속도, 게이트 전극 및 실리사이드층 간격
Int. CL H01L 21/338 (2006.01)
CPC H01L 29/47(2013.01) H01L 29/47(2013.01) H01L 29/47(2013.01) H01L 29/47(2013.01)
출원번호/일자 1020020054212 (2002.09.09)
출원인 한국전자통신연구원
등록번호/일자 10-0466539-0000 (2005.01.06)
공개번호/일자 10-2004-0022605 (2004.03.16) 문서열기
공고번호/일자 (20050115) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2002.09.09)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정우석 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2002.09.09 수리 (Accepted) 1-1-2002-0294187-41
2 선행기술조사의뢰서
Request for Prior Art Search		 2004.02.11 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2004.03.12 수리 (Accepted) 9-1-2004-0015998-64
4 의견제출통지서
Notification of reason for refusal		 2004.04.12 발송처리완료 (Completion of Transmission) 9-5-2004-0142019-30
5 지정기간연장신청서
Request for Extension of Designated Period		 2004.06.12 수리 (Accepted) 1-1-2004-0254001-11
6 명세서 등 보정서
Amendment to Description, etc.		 2004.07.12 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2004-0307683-50
7 의견서
Written Opinion		 2004.07.12 수리 (Accepted) 1-1-2004-0307684-06
8 등록결정서
Decision to grant		 2004.12.29 발송처리완료 (Completion of Transmission) 9-5-2004-0559045-86
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

게이트 산화막 및 게이트 전극의 적층 구조가 소정의 패턴으로 형성된 SOI 기판이 제공되는 단계;

상기 게이트 전극의 측벽에 절연막 스페이서를 형성하는 단계;

상기 SOI 기판을 소정 두께 만큼 건식 식각하는 선택적 실리콘 식각 공정에 의해, 상기 절연막 스페이서 하부의 상기 SOI 기판을 노출시키는 단계;

상기 절연막 스페이서 하부의 노출부위를 포함한 소오스/드레인 영역에 금속층을 형성하는 단계; 및

상기 소오스/드레인 영역의 실리콘 성분과 상기 금속층의 금속 성분을 반응시켜 쇼트키 접합 구조의 실리사이드층을 형성하여 소오스 및 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

2 2

제 1 항에 있어서, 상기 절연막 스페이서는 전체 상부에 절연막을 형성한 후 건식 식각 공정을 실시하는 제1 공정 및 상기 게이트 전극의 표면을 산화시킨 후 건식 식각 공정을 실시하는 제2 공정 중 어느 하나의 공정으로 형성되는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

3 3

삭제
4 4

제 1 항에 있어서, 상기 선택적 실리콘 식각 공정은 상기 SOI 기판이 상기 절연막 스페이서 두께의 20 내지 50%에 해당하는 두께만큼 식각되도록 실시하는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

5 5

제 1 항에 있어서, 상기 선택적 실리콘 식각 공정은 10 내지 500Torr의 압력과 750 내지 950℃의 온도에서 HCl 및 H2를 공급하면서 실시하는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

6 6

제 5 항에 있어서, 상기 HCl의 공급 유량은 0

7 7

게이트 산화막 및 게이트 전극의 적층 구조가 소정의 패턴으로 형성된 SOI 기판이 제공되는 단계;

상기 게이트 전극의 측벽에 절연막 스페이서를 형성하는 단계;

상기 절연막 스페이서의 하부를 식각하는 H2 가스를 이용한 세정 공정에 의해, 상기 절연막 스페이서 하부의 상기 SOI 기판을 노출시키는 단계;

상기 절연막 스페이서 하부의 노출부위를 포함한 소오스/드레인 영역에 금속층을 형성하는 단계;

상기 소오스/드레인 영역의 실리콘 성분과 상기 금속층의 금속 성분을 반응시켜 쇼트키 접합 구조의 실리사이드층을 형성하여 소오스 및 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

8 8

제 7 항에 있어서, 상기 세정 공정은 0

9 9

제 8 항에 있어서, 상기 H2 가스의 공급 유량은 0

10 10

제 1 항에 있어서, 상기 절연막 스페이서 하부의 상기 SOI 기판을 노출시킨 후 상기 금속층을 형성하기 전에, 익스-시투 또는 인-시투 세정 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

11 11

제 10 항에 있어서, 상기 익스-시투 세정 공정은 웨트 베쓰에서 HF 용액을 이용하여 실시하는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

12 12

제 11 항에 있어서, 상기 HF 용액은 탈이온수:HF가 50 : 1 내지 500 : 1의 비율로 혼합된 용액인 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

13 13

제 11 항에 있어서, 상기 HF 용액을 이용한 세정 공정을 실시하기 전에 탈이온수와 황산이 1:1로 혼합된 용액을 이용하여 60 내지 600초 동안 상기 SOI 기판 표면의 유기물을 제거하는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

14 14

제 10 항에 있어서, 상기 인-시투 세정 공정은 상기 금속층이 형성될 장비에서 실시되며, 650 내지 750℃의 온도와 10-8 Torr 이하의 초고진공 상태에서 60 내지 300초 동안 진공 세정으로 실시되는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

15 15

제 10 항에 있어서, 상기 인-시투 세정 공정은 상기 금속층이 형성될 장비에서 실시되며, 0

16 16

제 1 항에 있어서, 상기 실리사이드층은 상기 소오스/드레인 영역만 노출되도록 절연층을 형성한 상태에서 전체 상부에 상기 금속층을 형성한 후 실리콘 성분과 금속 성분을 반응시켜 상기 소오스/드레인 영역에만 되도록 하는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

17 17

제 1 항 또는 제 16 항에 있어서, 상기 금속층은 상기 게이트 전극 상부에도 형성되어 상기 실리사이드층이 상기 게이트 전극 상부에도 형성되는 것을 특징으로 하는 쇼트키 배리어 트랜지스터 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.