| 1 |
1
삭제
|
| 2 |
2
폴디드 캐스코드 구조로 이루어지되, 제1 및 제2 입력신호를 차동 형태로 입력받고, 제1 바이어스 전압에 따라 상기 제1 및 제2 입력신호의 차신호를 증폭하여 제1 및 제2 차동신호를 발생하여 전류 미러 형태로 상기 제1 및 제2 차동신호를 출력하는 입력부;상기 제1 및 제2 차동신호와 바이어스 전류를 전류 미러 형태로 입력받아 직류 동작점을 결정하고, 이득조절전압 신호에 따라 가변 전압 이득을 가변시켜 제1 및 제2 가변전류를 발생하며, 제2 바이어스 전압에 따라 상기 제1 및 제2 가변전류를 출력하는 가변 이득 조절부; 및상기 제1 및 제2 가변전류를 입력받고, 상기 제1 및 제2 가변전류를 전압 형태의 제1 및 제2 출력전압으로 변환하여 출력하는 전류/전압 변환부를 포함하되,상기 입력부는 전원전압원과 접지전압원 사이에 접속되며 상기 제1 및 제2 입력신호를 차동 증폭하는 차동 증폭기와, 상기 차동 증폭기의 제1 출력단과 상기 가변 이득 조절부의 제1 입력단과 접속되며 상기 제1 바이어스 전압에 따라 동작되는 제1 PMOS 트랜지스터와, 상기 차동 증폭기의 제2 출력단과 상기 가변 이득 조절부의 제2 입력단과 접속되며 상기 제1 바이어스 전압에 따라 동작되는 제2 PMOS 트랜지스터와, 상기 제1 PMOS 트랜지스터와 상기 접지전압원 사이에 접속되며 상기 제1 PMOS 트랜지스터로부터 출력되는 상기 제1 차동신호를 상기 가변 이득 조절부의 제1 입력단으로 출력하는 제1 NMOS 트랜지스터와, 상기 제2 PMOS 트랜지스터와 상기 접지전압원 사이에 접속되며 상기 제2 PMOS 트랜지스터로부터 출력되는 상기 제2 차동신호를 상기 가변 이득 조절부의 제2 입력단으로 출력하는 제2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 증폭기
|
| 3 |
3
제 2 항에 있어서, 상기 차동 증폭기는, 상기 전원전압원과 상기 제1 출력단 사이에 접속되는 제1 저항소자; 상기 전원전압원과 상기 제2 출력단 사이에 접속되는 제2 저항소자; 드레인단이 상기 제1 출력단과 접속되며 상기 제1 입력신호에 따라 동작되는 제3 NMOS 트랜지스터; 드레인단이 상기 제2 출력단과 접속되고, 소스단이 상기 제3 NMOS 트랜지스터의 소스단과 접속되며, 상기 제2 입력신호에 따라 동작되는 제4 NMOS 트랜지스터; 및 상기 제3 및 제4 NMOS 트랜지스터의 소스단과 상기 접지전압원 사이에 접속되어 상기 차동 증폭기의 바이어스 전류를 잡아주는 전류원을 포함하는 것을 특징으로 하는 가변 이득 증폭기
|
| 4 |
4
제 2 항에 있어서, 상기 가변 이득 조절부는, 소스단이 접지전압원과 접속되며 상기 제1 및 제2 차동신호에 따라 동작되는 제1 및 제2 NMOS 트랜지스터;소스단이 접지전압원과 접속되며 상기 바이어스 전류에 따라 동작되는 제3 및 제4 NMOS 트랜지스터;상기 제1 NMOS 트랜지스터의 드레인단과 상기 제3 NMOS 트랜지스터의 드레인단 사이에 접속되며 상기 이득조절전압 신호에 따라 트랜스컨덕턴스가 가변되는 제5 NMOS 트랜지스터;상기 제2 NMOS 트랜지스터의 드레인단과 상기 제4 NMOS 트랜지스터의 드레인단 사이에 접속되며 상기 이득조절전압 신호에 따라 트랜스컨덕턴스가 가변되는 제6 NMOS 트랜지스터;상기 제1 NMOS 트랜지스터의 드레인단과 상기 제1 가변전류가 출력되는 제1 출력단 사이에 접속되며, 상기 제2 바이어스 전압에 따라 상기 제1 가변전류를 출력하는 제7 NMOS 트랜지스터;상기 제2 NMOS 트랜지스터의 드레인단과 상기 제2 가변전류가 출력되는 제2 출력단 사이에 접속되며, 상기 제2 바이어스 전압에 따라 상기 제2 가변전류를 출력하는 제8 NMOS 트랜지스터;상기 제3 NMOS 트랜지스터의 드레인단과 상기 제2 출력단 사이에 접속되며, 상기 제2 바이어스 전압에 따라 상기 제2 가변전류를 제어하는 제9 NMOS 트랜지스터; 및상기 제4 NMOS 트랜지스터의 드레인단과 상기 제1 출력단 사이에 접속되며, 상기 제2 바이어스 전압에 따라 상기 제1 가변전류를 제어하는 제10 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 증폭기
|
| 5 |
5
제 4 항에 있어서, 상기 바이어스 전류는, 일단이 상기 전원전압원과 접속되는 전류원과, 상기 전류원의 타단과 상기 접지전압원 사이에 접속되고, 드레인단과 게이트단이 서로 접속되는 제11 NMOS 트랜지스터를 포함하는 바이어스 회로로부터 제공되는 것을 특징으로 하는 가변 이득 증폭기
|
| 6 |
6
제 2 항에 있어서, 상기 전류/전압 변환부는,전원전압원과 상기 가변 이득 조절부의 제1 출력단과 접속되는 제1 저항소자; 및 상기 전원전압원과 상기 가변 이득 조절부의 제2 출력단과 접속되는 제2 저항소자를 포함하는 것을 가변 이득 증폭기
|
| 7 |
6
제 2 항에 있어서, 상기 전류/전압 변환부는,전원전압원과 상기 가변 이득 조절부의 제1 출력단과 접속되는 제1 저항소자; 및 상기 전원전압원과 상기 가변 이득 조절부의 제2 출력단과 접속되는 제2 저항소자를 포함하는 것을 가변 이득 증폭기
|
