| 1 |
1
(a) 기판 상에 서브 콜렉터층, 제1 식각정지층, 콜렉터층, 베이스층 및 에미터층을 순차적으로 적층하는 단계;(b) 상기 에미터층 상부의 소정영역에 에미터 전극을 형성하는 단계;(c) 상기 에미터 전극을 마스크로 이용하여 상기 베이스층이 노출되도록 상기 에미터층을 식각하는 단계;(d) 상기 베이스층 상부의 소정영역에 베이스 전극을 형성하는 단계;(e) 상기 베이스 전극의 일부가 포함됨과 아울러 상기 베이스층 상부의 소정영역이 노출되도록 에미터 영역을 제1 포토레지스터로 패터닝한 후 상기 베이스 전극을 마스크로 하고, 상기 제1 식각정지층을 이용하여 상기 베이스층 및 상기 콜렉터층을 식각함으로써 상기 베이스 전극의 하부에 언터컷을 형성하는 단계;(f) 상기 서브 콜렉터층이 노출되도록 상기 제1 식각정지층을 식각하는 단계; 및(g) 상기 서브 콜렉터층의 상부에 제2 포토레지스트로 소정의 콜렉터 전극 영역을 패터닝하고 전체 구조의 상부에 금속층을 증착한 후, 상기 금속층을 리프트 오프하여 상기 베이스 전극과 자기정렬되는 콜렉터 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법
|
| 2 |
2
제1 항에 있어서, 상기 (c) 단계에 있어서, 상기 에미터층과 베이스층 사이에 제2 식각정지층을 더 포함하고, 상기 에미터 전극을 마스크로 하고, 상기 제2 식각정지층을 이용하여 상기 에미터층을 식각함으로써 상기 에미터 전극 하부에 언터컷을 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법
|
| 3 |
3
제1 항에 있어서, 상기 (d) 단계는, 포토레지스트로 소정의 베이스 전극 영역을 패터닝하는 단계; 전체구조 상부에 금속층을 증착하는 단계; 및 상기 금속층을 리프트 오프하여 상기 에미터 전극과 자기정렬되는 베이스 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법
|
| 4 |
4
제1 항에 있어서, 상기 (e) 단계에 있어서, 상기 베이스층 및 콜렉터층은 InGaAs로 구성되고, 상기 제1 식각정지층은 InP로 구성될 때, 인산 계열의 선택적 습식 식각 용액을 이용하여 상기 베이스층 및 콜렉터층을 식각함으로써 상기 베이스 전극 하부에 언터컷을 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법
|
| 5 |
5
삭제
|
| 6 |
6
기판 상에 적층된 서브 콜렉터층;상기 서브 콜렉터층의 중앙영역 일부 상에 적층된 제1 식각정지층, 콜렉터층 및 베이스층;상기 베이스층의 중앙영역 일부 상에 적층된 제2 식각정지층 및 에미터층;상기 에미터층 상부의 소정영역에 적층된 에미터 전극;상기 에미터 전극에 자기정렬되도록 상기 에미터 전극의 상부 및 상기 베이스층의 가장자리 영역 일부 상에 적층된 베이스 전극; 및상기 베이스 전극에 자기정렬되도록 상기 베이스 전극의 상부 및 상기 서브 콜렉터층의 가장자리 영역 일부 상에 적층된 콜렉터 전극을 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터
|
| 7 |
7
제6 항에 있어서, 상기 베이스층 및 콜렉터층은 InGaAs로 이루어지고, 상기 제1 식각정지층 및 제2 식각정지층은 InP로 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터
|
| 8 |
7
제6 항에 있어서, 상기 베이스층 및 콜렉터층은 InGaAs로 이루어지고, 상기 제1 식각정지층 및 제2 식각정지층은 InP로 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터
|
