| 1 |
1
기판; 상기 기판 위에 형성되어 있는 컬렉터 층; 상기 컬렉터 층 위에 형성된 베이스 층; 상기 베이스 층 위에 패턴화 되어 형성된 이미터 층 패턴; 상기 이미터 층 패턴 위에 형성된 이미터 금속 패턴; 상기 베이스 층 위에 형성되어 있고, 상기 이미터 금속 패턴과 소정 간격 이격되어 있는 베이스 금속 패턴; 및 상기 이미터 금속 패턴과 상기 베이스 금속 패턴의 사이에 형성되어 있는 절연 측벽을 포함하고, 상기 베이스 층은 상기 이미터 금속 패턴의 하부영역에 위치하는 내부 베이스 층 및 상기 베이스 금속 패턴 하부영역에 위치하는 외부 베이스 층으로 이루어지고, 상기 외부 베이스 층의 이온주입농도는, 상기 내부 베이스 층의 이온주입농도보다 고농도인 이종 접합 바이폴라 트랜지스터
|
| 2 |
2
제1항에서, 상기 이미터 층 패턴의 폭은 상기 이미터 금속 패턴의 폭보다 좁게 형성되어 있는 이종 접합 바이폴라 트랜지스터
|
| 3 |
3
삭제
|
| 4 |
4
제1항에서, 상기 절연 측벽은 상기 이미터 금속 패턴의 측면, 상기 이미터 층 패턴의 측면, 상기 베이스 금속 패턴의 측면 및 상기 내부 및 외부 베이스 층의 일부를 덮고 있는 이종 접합 바이폴라 트랜지스터
|
| 5 |
5
제4항에서, 상기 절연 측벽은 산화막 또는 질화막 중에서 선택된 어느 하나인 이종 접합 바이폴라 트랜지스터
|
| 6 |
6
제5항에서, 상기 기판과 상기 컬렉터 층 사이에는 서브 컬렉터 층이 더 형성되어 있는 이종 접합 바이폴라 트랜지스터
|
| 7 |
7
제6항에서, 상기 서브 컬렉터 층의 일부분의 위에는 컬렉터 금속 패턴이 형성되어 있는 이종 접합 바이폴라 트랜지스터
|
| 8 |
8
기판 위에 컬렉터 층, 베이스 층, 이미터 층 및 이미터 금속층을 차례대로 형성하는 단계; 상기 이미터 금속층을 패턴화하여 이미터 금속 패턴으로 형성하는 단계; 상기 이미터 금속 패턴을 마스크로 상기 이미터 층을 식각하여 이미터 층 패턴을 형성하는 단계; 상기 베이스 층, 이미터 층 패턴 및 이미터 금속 패턴을 덮는 절연막을 형성하는 단계; 상기 이미터 금속 패턴을 마스크로 하여 상기 베이스 층에 이온을 주입하는 단계; 상기 베이스 층에 주입된 이온을 열처리하는 단계; 상기 절연막을 식각하여 상기 이미터 층 패턴의 양 측면 및 이미터 금속 패턴의 양 측면을 덮는 절연 측벽을 형성하는 단계; 및 상기 내부 베이스 층 위에 베이스 금속 패턴을 형성하는 단계; 를 포함하는 이종 접합 바이폴라 트랜지스터의 제조방법
|
| 9 |
9
제8항에서, 이미터 층 패턴을 형성하는 단계에서는 상기 이미터 층 패턴의 폭이 상기 이미터 금속 패턴의 폭보다 좁게 형성하는 이종 접합 바이폴라 트랜지스터의 제조 방법
|
| 10 |
10
제8항 또는 제9항에서, 상기 열처리하는 단계는 250℃ 내지 600℃의 범위 내에서 10 내지 60초 동안 진행하는 이종 접합 바이폴라 트랜지스터의 제조 방법
|
| 11 |
11
제10항에서, 상기 기판과 상기 컬렉터 층 사이에는 서브 컬렉터 층을 더 형성하는 이종 접합 바이폴라 트랜지스터의 제조 방법
|
| 12 |
12
제11항에서, 상기 서브 컬렉터 층의 일부분의 위에는 컬렉터 금속 패턴을 형성하는 이종 접합 바이폴라 트랜지스터의 제조 방법
|
| 13 |
12
제11항에서, 상기 서브 컬렉터 층의 일부분의 위에는 컬렉터 금속 패턴을 형성하는 이종 접합 바이폴라 트랜지스터의 제조 방법
|
