| 1 |
1
워드 라인;상기 워드 라인과 평행하는 비트 라인; 상기 워드 라인 및 비트 라인과 직교하는 쓰기 신호선; 상기 쓰기 신호선과 평행하며 상기 워드 라인 및 비트 라인과 직교하여, 단위 셀을 한정하는 읽기 신호선;상기 쓰기 신호선의 구동시 워드 라인의 신호를 스위칭하는 모스 트랜지스터; 상기 모스 트랜지스터의 출력에 응답하여, 상기 비트 라인의 신호를 읽기 신호선으로 전달하는 강유전체 트랜지스터; 및상기 강유전체 트랜지스터가 형성되는 기판(액티브 영역)에 지속적으로 고정된 전압을 제공하는 전압원을 포함하며, 상기 모스 트랜지스터의 게이트는 상기 쓰기 신호선과 연결되고, 상기 모스 트랜지스터의 소오스는 상기 워드 라인과 연결되며, 상기 강유전체 트랜지스터의 게이트는 상기 모스 트랜지스터의 드레인과 공통 접속되고, 상기 강유전체 트랜지스터의 소오스는 비트 라인과 연결되며, 상기 강유전체 트랜지스터의 드레인은 읽기 신호선과 연결되는 비휘발성 강유전체 메모리 셀
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 전압원의 일측은 상기 강유전체 트랜지스터의 기판과 연결되고, 타측은 접지되는 것을 특징으로 하는 비휘발성 강유전체 메모리 셀
|
| 4 |
4
일방향으로 연장되는 워드 라인; 상기 워드 라인과 일정 거리를 두고 평행하게 연장되는 비트 라인; 상기 워드 라인 및 비트 라인과 각각 직교하도록 연장되며, 단위 셀 공간을 한정하도록 일정 거리를 두고 평행하게 연장되는 쓰기 신호선 및 읽기 신호선; 상기 단위셀 공간에 배치되는 액티브 영역; 상기 워드 라인과 쓰기 신호선과 인접한 액티브 영역에 형성되며, 상기 쓰기 신호선과 게이트가 연결되고, 상기 워드 라인과 소오스가 연결되는 모스 트랜지스터; 상기 비트 라인과 읽기 신호선과 인접한 액티브 영역에 형성되며, 상기 모스 트랜지스터의 드레인과 게이트가 연결되고, 상기 비트 라인과 소오스가 연결되며, 상기 읽기 신호선과 드레인이 연결되는 강유전체 트랜지스터; 및 상기 강유전체 트랜지스터의 액티브 영역과 연결되며, 상기 읽기 신호선과 인접 평행하게 연장되는 전압원을 포함하는 것을 특징으로 하는 비휘발성 강유전체 메모리 셀의 레이아웃 구조
|
| 5 |
5
제 4 항에 있어서, 상기 워드 라인과 인접 평행하게 배치되고, 상기 모스 트랜지스터가 형성되는 액티브 영역에 소정 전압을 공급하는 전원선을 더 포함하는 것을 특징으로 하는 비휘발성 강유전체 메모리 셀의 레이아웃 구조
|
| 6 |
6
일정 등간격을 가지면서 평행하게 연장되는 다수의 워드 라인; 상기 인접하는 워드 라인 사이에, 상기 워드 라인과 일정 간격을 두고 평행하게 형성되는 다수의 비트 라인; 상기 다수의 워드 라인 및 상기 다수의 비트 라인과 직교하도록 형성되는 다수의 쓰기 신호선; 상기 인접하는 쓰기 신호선 사이에, 상기 쓰기 신호선과 일정 간격을 두고 평행하게 형성되며 상기 다수의 워드 라인 및 상기 다수의 비트 라인과 직교하여, 다수의 단위 셀을 한정하는 다수의 읽기 신호선; 상기 다수의 워드 라인과 모두 연결되며, 특정의 워드 라인을 선택하는 행 번지 지정 블록; 상기 다수의 비트 라인과 모두 연결되며, 특정의 비트 라인을 선택하는 열 번지 지정 블록; 상기 각각의 단위 셀내에 배치되며, 상기 해당 단위 셀의 읽기 신호선의 구동시 해당 워드 라인의 신호를 스위칭하는 모스 트랜지스터; 및 상기 동일 단위셀내에 모스 트랜지스터의 출력에 응답하여, 상기 해당 비트 라인의 신호를 해당 읽기 신호선으로 전달하는 강유전체 트랜지스터를 포함하며, 상기 각각의 단위셀 내에는 강유전체 트랜지스터의 기판에는 일정한 전압을 지속적으로 공급하는 전압원이 연결되는 것을 특징으로 하는 비휘발성 강유전체 메모리 셀 어레이
|
| 7 |
6
일정 등간격을 가지면서 평행하게 연장되는 다수의 워드 라인; 상기 인접하는 워드 라인 사이에, 상기 워드 라인과 일정 간격을 두고 평행하게 형성되는 다수의 비트 라인; 상기 다수의 워드 라인 및 상기 다수의 비트 라인과 직교하도록 형성되는 다수의 쓰기 신호선; 상기 인접하는 쓰기 신호선 사이에, 상기 쓰기 신호선과 일정 간격을 두고 평행하게 형성되며 상기 다수의 워드 라인 및 상기 다수의 비트 라인과 직교하여, 다수의 단위 셀을 한정하는 다수의 읽기 신호선; 상기 다수의 워드 라인과 모두 연결되며, 특정의 워드 라인을 선택하는 행 번지 지정 블록; 상기 다수의 비트 라인과 모두 연결되며, 특정의 비트 라인을 선택하는 열 번지 지정 블록; 상기 각각의 단위 셀내에 배치되며, 상기 해당 단위 셀의 읽기 신호선의 구동시 해당 워드 라인의 신호를 스위칭하는 모스 트랜지스터; 및 상기 동일 단위셀내에 모스 트랜지스터의 출력에 응답하여, 상기 해당 비트 라인의 신호를 해당 읽기 신호선으로 전달하는 강유전체 트랜지스터를 포함하며, 상기 각각의 단위셀 내에는 강유전체 트랜지스터의 기판에는 일정한 전압을 지속적으로 공급하는 전압원이 연결되는 것을 특징으로 하는 비휘발성 강유전체 메모리 셀 어레이
|
