| 1 |
1
(a) 하부 기판, 매몰 산화막 및 상부 실리콘 층이 순차적으로 적층된 SOI 기판 상에 제1 산화막 및 질화막을 순차적으로 증착하는 단계; (b) 전체구조 상에 고전압 소자 영역을 정의 한 후, 고전압 소자 영역에 대한 상기 질화막 및 제1 산화막을 식각하여 제거하는 단계; (c) 상기 고전압 소자 영역에 제2 산화막을 성장시켜 상기 고전압 소자 영역의 상기 상부 실리콘 층 두께를 상기 저전압 소자 영역의 상기 상부 실리콘 층 두께 보다 얇게 형성하는 단계; (d) 상기 제2 산화막과 상기 잔존한 질화막 및 제1 산화막을 제거하는 단계; (e) 소자 격리 영역을 정의한 후, 상기 상부 실리콘 층을 식각하여 고전압 소자 영역 및 저전압 소자 영역을 각각 형성하는 단계; (f) 상기 저전압 소자 영역에는 p 웰을 형성하고, 상기 고전압 소자 영역에는 p 웰 및 표류 영역을 형성하는 단계; (g) 상기 저전압 소자 영역에는 얇은 게이트 절연막을 형성하고, 상기 고전압 소자 영역에는 두꺼운 게이트 절연막을 형성하는 단계; (h) 상기 저전압 소자 영역 및 고전압 소자 영역에 각각 게이트 전극, LDD 영역, 측벽 산화막, 소스 영역 및 드레인 영역을 형성하는 단계; 및 (i) 전체구조 상부에 층간절연막을 증착한 후, 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고전압 및 저전압 소자의 제조방법
|
| 2 |
2
제1 항에 있어서, 상기 (c) 단계에 있어서, 상기 제2 산화막은 6000~8000Å 의 두께로 성장시키고, 상기 고전압 소자 영역의 상기 상부 실리콘 층의 두께는 0
|
| 3 |
3
제1 항에 있어서, 상기 (c) 단계에 있어서, 고압 산화막 성장공정을 이용하여 제2 산화막을 성장시키는 것을 특징으로 하는 고전압 및 저전압 소자의 제조방법
|
| 4 |
4
제1 항에 있어서, 상기 (g) 단계는, 상기 고전압 소자 영역 및 상기 저전압 소자 영역 상에 제3 산화막을 형성하는 단계; 상기 저전압 소자 영역에 문턱전압 조절을 위한 도펀트를 이온주입하는 단계; 상기 저전압 소자 영역에 형성된 상기 제3 산화막을 제거하는 단계; 및 상기 고전압 소자 영역 및 상기 저전압 소자 영역 상에 제4 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 고전압 및 저전압 소자의 제조방법
|
| 5 |
5
제1 항에 있어서, 상기 (h) 단계에 있어서, 상기 고전압 소자가 형성되는 실리콘소자 영역의 두께는 저전압 소자의 소스 및 드레인의 불순물의 접합깊이와 일치되도록 형성하는 것을 특징으로 하는 고전압 및 저전압 소자의 제조방법
|
| 6 |
6
(a) 하부 기판, 매몰 산화막 및 상부 실리콘 층이 순차적으로 적층된 SOI 기판 상에 제1 산화막 및 질화막을 순차적으로 증착하는 단계; (b) 전체구조 상에 감광막을 도포하고, 사진전사공정으로 고전압 소자 영역 및 저전압 소자 영역을 정의하는 단계; (c) 상기 고전압 소자 영역에 대한 상기 질화막 및 제1 산화막을 식각하여 제거하는 단계; (d) 상기 고전압 소자 영역에 제2 산화막을 성장시키는 단계; (e) 상기 제2 산화막이 소정 두께를 갖도록 일정부분 남겨두면서 식각하여 제거하는 단계; 및 (f) 질화막을 식각한 후 잔존한 상기 제1 산화막과 제2 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 고전압 및 저전압 소자의 소자영역 제조방법
|
| 7 |
7
제6 항에 있어서, 상기 (d) 단계에 있어서, 상기 제2 산화막은 6000~8000Å 의 두께로 성장시키는 것을 특징으로 하는 고전압 및 저전압 소자의 소자영역 제조방법
|
| 8 |
8
제6 항에 있어서, 상기 (d) 및 (e) 단계를 반복하여, 상기 고전압 소자 영역의 상기 상부 실리콘 층의 두께를 상기 저전압 소자 영역의 상부 실리콘층의 두께보다 더 얇게 형성하는 것을 특징으로 하는 고전압 및 저전압 소자의 소자영역 제조방법
|
| 9 |
9
제6 항에 있어서, 상기 고전압 소자 영역의 상기 상부 실리콘층의 두께는 0
|
| 10 |
10
제6 항에 있어서, 상기 (d) 단계에 있어서, 고압 산화막 성장공정을 이용하여 제2 산화막을 성장시키는 것을 특징으로 하는 고전압 및 저전압 소자의 소자영역 제조방법
|
| 11 |
11
SOI 기판 위에 형성된 고전압 소자 및 저전압 소자의 구조에 있어서, 상기 SOI 기판 내의 상부 실리콘층인 실리콘 소자 영역의 두께가 상기 고전압 소자 영역 보다 상기 저전압 소자 영역이 더 두껍도록 단차가 있는 것을 특징으로 하는 고전압 및 저전압 소자의 구조
|
| 12 |
12
제11 항에 있어서, 상기 고전압 소자가 형성되는 실리콘소자 영역의 두께는 저전압 소자의 소스 및 드레인의 불순물의 접합깊이와 일치되도록 형성하는 것을 특징으로 하는 고전압 및 저전압 소자의 구조
|
| 13 |
13
제11 항에 있어서, 상기 고전압 소자 영역에서 상기 상부 실리콘층인 실리콘 소자 영역의 두께는 0
|
| 14 |
13
제11 항에 있어서, 상기 고전압 소자 영역에서 상기 상부 실리콘층인 실리콘 소자 영역의 두께는 0
|
