| 1 |
1
기준 주파수와 전압제어발진기로부터 피드백되어 입력되는 제1 주파수를 수신하여, 상기 기준 주파수와 상기 제1 주파수에 대응하여 제1 제어신호 및 제2 제어신호를 출력하는 주파수/위상 검출기;상기 주파수/위상 검출기로부터 출력되는 상기 제1 제어신호 및 상기 제2 제어신호에 응답하여, 저역통과필터로 들어가는 제1 전류와 저역통과필터로부터 나오는 제2 전류를 출력하는 전하펌프 회로; 및 상기 전하펌프 회로의 상기 제1 전류와 상기 제2 전류가 동시에 흐르는 시점을 검출하고, 검출된 시점에 상기 주파수/위상 검출기를 리셋시키기 위한 지연신호를 상기 주파수/위상검출기에 출력하는 전류검출기를 포함하며, 상기 전하펌프 회로는,상기 제1 전류 및 상기 제2 전류를 흐르게 하는 전류 셀; 및상기 전류 셀에 흐르는 제1 전류와 제2 전류를 복제한 전류 복제 회로를 포함하는 주파수 합성회로
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 전류 셀은,상기 제1 제어신호에 응답하여 스위칭하는 제1 스위치;상기 제1 스위치에 연결되며, 상기 제1 전류를 공급하는 제1 전류원;상기 제2 제어신호에 응답하여 스위칭하는 제2 스위치; 및 상기 제2 스위치에 연결되며, 상기 제2 전류를 공급하는 제2 전류원을 포함하는 주파수 합성회로
|
| 4 |
4
제1항에 있어서, 상기 전류 복제회로는 상기 전류 셀과 회로 구조가 동일한 것을 특징으로 하는 주파수 합성회로
|
| 5 |
5
제4항에 있어서, 상기 전류 검출부는 상기 전류 복제회로에 흐르는 상기 제1 전류와 상기 제1 전류를 검출하여 전압으로 변환시킨 후, 상기 변환된 전압을 주파수/위상 검출기의 리셋신호로 피드백시키는 것을 특징으로 하는 주파수 합성회로
|
| 6 |
6
제3항에 있어서, 상기 전하펌프 회로는 다수의 상기 전류 셀들이 병렬로 연결되어 있는 것을 특징으로 하는 주파수 합성회로
|
| 7 |
7
제3항에 있어서, 상기 전하 펌프 회로는, 상기 전류 셀에 바이어스 전압 또는 전류를 공급하기 위한 바이어스부를 추가로 포함하는 것을 특징으로 하는 주파수 합성회로
|
| 8 |
8
제7항에 있어서, 상기 전류 셀의 상기 제1 스위치는, 상기 제1 제어신호에 응답하여 바이어스부의 바이어스 전압을 스위칭하는 제1 트랜스미션 게이트와 상기 제1 트랜스미션 게이트의 출력전압이 게이트 전압으로 인가되는 제1 모스 트랜지스터를 포함하고, 상기 전류 셀의 상기 제1 전류원은, 상기 제1 모스 트랜지스터에 직렬로 연결되고, 상기 바이어스부의 트랜지스터와 전류 미러를 형성하는 제2 모스 트랜지스터를 포함하며, 상기 전류 셀의 상기 제2 스위치는, 상기 제2 제어신호에 응답하여 바이어스부의 바이어스 전압을 스위칭하는 제2 트랜스미션 게이트와 상기 제2 트랜스미션 게이트의 출력전압이 게이트 전압으로 인가되는 제3 모스 트랜지스터를 포함하고, 상기 전류 셀의 상기 제2 전류원은, 상기 제3 모스 트랜지스터에 직렬로 연결되고, 상기 바이어스부의 트랜지스터와 전류 미러를 형성하는 제4 모스 트랜지스터를 포함하는 주파수 합성기
|
| 9 |
8
제7항에 있어서, 상기 전류 셀의 상기 제1 스위치는, 상기 제1 제어신호에 응답하여 바이어스부의 바이어스 전압을 스위칭하는 제1 트랜스미션 게이트와 상기 제1 트랜스미션 게이트의 출력전압이 게이트 전압으로 인가되는 제1 모스 트랜지스터를 포함하고, 상기 전류 셀의 상기 제1 전류원은, 상기 제1 모스 트랜지스터에 직렬로 연결되고, 상기 바이어스부의 트랜지스터와 전류 미러를 형성하는 제2 모스 트랜지스터를 포함하며, 상기 전류 셀의 상기 제2 스위치는, 상기 제2 제어신호에 응답하여 바이어스부의 바이어스 전압을 스위칭하는 제2 트랜스미션 게이트와 상기 제2 트랜스미션 게이트의 출력전압이 게이트 전압으로 인가되는 제3 모스 트랜지스터를 포함하고, 상기 전류 셀의 상기 제2 전류원은, 상기 제3 모스 트랜지스터에 직렬로 연결되고, 상기 바이어스부의 트랜지스터와 전류 미러를 형성하는 제4 모스 트랜지스터를 포함하는 주파수 합성기
|
