| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1 입력 전압과 제1 출력 단자 사이에 접속되어 상기 제1 입력 전압을 전류로 변환시키기 위한 제1 저항 및 제2 입력 전압과 제2 출력 단자 사이에 접속되어 상기 제2 입력 전압을 전류로 변환시키기 위한 제2 저항으로 구성된 전압-전류 변환기;상기 제1 출력 단자와 제3 출력 단자 사이에 접속되어 제1 조절 전압에 따라 구동되는 제1 NMOS 트랜지스터와, 상기 제2 출력 단자와 제4 출력 단자 사이에 접속되어 상기 제1 조절 전압에 따라 구동되는 제2 NMOS 트랜지스터와, 상기 제1 출력 단자와 상기 제4 출력 단자 사이에 접속되어 제2 조절 전압에 따라 구동되는 제3 NMOS 트랜지스터와, 상기 제2 출력 단자와 상기 제3 출력 단자 사이에 접속되어 상기 제2 조절 전압에 따라 구동되는 제4 NMOS 트랜지스터로 이루어져, 상기 제1 내지 제4 NMOS 트랜지스터의 트랜스컨덕턴스를 조절하여 출력 전류를 조절하기 위한 전류 공유 회로; 및상기 제3 출력 단자와 제5 출력 단자 사이에 접속되어 바이어스 전압에 따라 구동되는 제5 NMOS 트랜지스터와, 상기 제4 출력 단자와 제6 출력 단자 사이에 접속되어 상기 바이어스 전압에 따라 구동되는 제6 NMOS 트랜지스터와, 상기 제3 출력 단자 및 상기 제4 출력 단자와 접지 단자 사이에 각각 접속된 제1 및 제2 전류원과, 상기 제5 및 제6 출력 단자와 전원 단자 사이에 각각 접속된 제3 및 제4 저항으로 구성된 전류-전압 변환기를 포함하여 이루어진 가변 이득 증폭기
|
| 6 |
6
전원 단자와 제1 출력 단자 사이에 접속되어 제1 입력 전압에 따라 구동되는 제1 NMOS 트랜지스터와, 상기 전원 단자와 제2 출력 단자 사이에 접속되어 제2 입력 전압에 따라 구동되는 제2 NMOS 트랜지스터와, 상기 제1 출력 단자와 접지 단자 사이에 접속된 제1 전류원과, 상기 제2 출력 단자와 접지 단자 사이에 접속된 제2 전류원으로 구성된 전압-전류 변환기;상기 제1 출력 단자와 제3 출력 단자 사이에 접속되어 제1 조절 전압에 따라 구동되는 제3 NMOS 트랜지스터와, 상기 제2 출력 단자와 제4 출력 단자 사이에 접속되어 상기 제1 조절 전압에 따라 구동되는 제4 NMOS 트랜지스터와, 상기 제1 출력 단자와 상기 제4 출력 단자 사이에 접속되어 제2 조절 전압에 따라 구동되는 제5 NMOS 트랜지스터와, 상기 제2 출력 단자와 상기 제3 출력 단자 사이에 접속되어 상기 제2 조절 전압에 따라 구동되는 제6 NMOS 트랜지스터로 이루어져, 상기 제3 내지 제6 NMOS 트랜지스터의 트랜스컨덕턴스를 조절하여 출력 전류를 조절하기 위한 전류 공유 회로; 및상기 제3 출력 단자와 제5 출력 단자 사이에 접속되어 제1 바이어스 전압에 따라 구동되는 제7 NMOS 트랜지스터와, 상기 제4 출력 단자와 제6 출력 단자 사이에 접속되어 상기 제1 바이어스 전압에 따라 구동되는 제8 NMOS 트랜지스터와, 상기 제3 출력 단자와 접지 단자 사이에 접속되어 제2 바이어스 전압에 따라 구동되는 제9 NMOS 트랜지스터와, 상기 제4 출력 단자와 상기 접지 단자 사이에 접속되어 상기 제2 바이어스 전압에 따라 구동되는 제10 NMOS 트랜지스터와, 상기 제5 및 제6 출력 단자와 상기 전원 단자 사이에 각각 접속된 제1 및 제2 부하 수단으로 구성된 전류-전압 변환기를 포함하여 이루어진 가변 이득 증폭기
|
| 7 |
7
제 6 항에 있어서, 상기 제1 및 제2 부하 수단은 각각 제1 및 제2 저항인 것을 특징으로 하는 가변 이득 증폭기
|
| 8 |
8
제 6 항에 있어서, 상기 제1 부하 수단은 상기 전원 단자와 상기 제5 출력 단자 사이에 접속되어 제1 노드의 전위에 따라 구동되는 제1 PMOS 트랜지스터와, 상기 전원 단자와 상기 제1 노드 사이에 접속되어 상기 제5 출력 단자의 전위에 따라 구동되는 제11 NMOS 트랜지스터와, 상기 제1 노드와 접지 단자 사이에 접속되며 각각 병렬 접속된 제1 캐패시터 및 제3 전류원으로 이루어지며,상기 제2 부하 수단은 상기 전원 단자와 상기 제6 출력 단자 사이에 접속되어 제2 노드의 전위에 따라 구동되는 제2 PMOS 트랜지스터와, 상기 전원 단자와 상기 제2 노드 사이에 접속되어 상기 제6 출력 단자의 전위에 따라 구동되는 제12 NMOS 트랜지스터와, 상기 제2 노드와 접지 단자 사이에 접속되며 각각 병렬 접속된 제2 캐패시터 및 제4 전류원으로 이루어진 것을 특징으로 하는 가변 이득 증폭기
|
| 9 |
8
제 6 항에 있어서, 상기 제1 부하 수단은 상기 전원 단자와 상기 제5 출력 단자 사이에 접속되어 제1 노드의 전위에 따라 구동되는 제1 PMOS 트랜지스터와, 상기 전원 단자와 상기 제1 노드 사이에 접속되어 상기 제5 출력 단자의 전위에 따라 구동되는 제11 NMOS 트랜지스터와, 상기 제1 노드와 접지 단자 사이에 접속되며 각각 병렬 접속된 제1 캐패시터 및 제3 전류원으로 이루어지며,상기 제2 부하 수단은 상기 전원 단자와 상기 제6 출력 단자 사이에 접속되어 제2 노드의 전위에 따라 구동되는 제2 PMOS 트랜지스터와, 상기 전원 단자와 상기 제2 노드 사이에 접속되어 상기 제6 출력 단자의 전위에 따라 구동되는 제12 NMOS 트랜지스터와, 상기 제2 노드와 접지 단자 사이에 접속되며 각각 병렬 접속된 제2 캐패시터 및 제4 전류원으로 이루어진 것을 특징으로 하는 가변 이득 증폭기
|
