1 |
1
기판 상에 이종접합이 형성되도록 제 1 반도체층, 제 2 반도체층 및 제 3 반도체층이 순차적으로 적층되며, 상기 제 3 반도체층 상에 게이트가 형성되고, 상기 게이트 양측의 상기 제 3 반도체층 상에 금속에 의해 오믹 접합된 소오스 전극 및 드레인 전극이 형성되되, 상기 제 2 반도체층의 밴드갭이 상기 제 1 반도체층보다 크고, 상기 제 3 반도체층의 밴드갭이 상기 제 1 반도체층보다는 크고 상기 제 2 반도체층보다는 작아 상기 제 1 반도체층과 제 2 반도체층의 접합 계면에 형성되는 양자우물에 의해 형성되는 버금띠의 파동함수가 상기 제 2 반도체층 및 제 3 반도체층으로 침투하는 것이 최소화되어 상기 제 1 반도체층에 형성된 양자우물 속에 속박된 자유전자기체의 이동도 및 포화속도가 증가되는 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
2 |
2
기판 상에 형성된 제 1 반도체층; 상기 제 1 반도체층 상에 형성되며 상기 제 1 반도체층과 상이한 밴드갭을 갖는 제 2 반도체층; 상기 제 2 반도체층 상에 형성되며 상기 제 2 반도체층과 상이한 밴드갭을 갖는 제 3 반도체층; 상기 제 3 반도체층 상에 형성된 게이트; 상기 게이트 양측의 상기 제 3 반도체층 상에 금속에 의해 오믹 접합된 소소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
3 |
3
제 1 항 또는 제 2 항에 있어서, 상기 기판은 사파이어, SiC, Si, AlN 또는 GaN으로 이루어진 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
4 |
4
제 1 항 또는 제 2 항에 있어서, 상기 기판 및 제 1 반도체층 사이에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
5 |
5
제 2 항에 있어서, 상기 제 2 반도체층은 상기 제 1 반도체층보다 큰 밴드갭을 가지며, 상기 제 3 반도체층은 상기 제 1 반도체층보다 크지만 상기 제 2 반도체층보다는 작은 밴드갭을 갖는 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
6 |
6
제 1 항 또는 제 2 항에 있어서, 상기 제 1 반도체층은 의도적으로 도핑되지 않은 GaN층으로 이루어진 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
7 |
7
제 1 항 또는 제 2 항에 있어서, 상기 제 2 반도체층은 1 내지 2 격자 두께의 AlN층으로 이루어진 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
8 |
8
제 7 항에 있어서, 상기 AlN층은 분자선 에피텍시법 또는 금속유기화학증착법으로 형성된 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
9 |
9
제 1 항 또는 제 2 항에 있어서, 상기 제 3 반도체층은 AlGaN층으로 이루어진 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|